http://andromeda.df.lu.lv/wiki/api.php?action=feedcontributions&user=Rinalds&feedformat=atom
DiLab - User contributions [en]
2024-03-28T14:02:31Z
User contributions
MediaWiki 1.31.0
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6832
LU-DIP-b
2016-12-16T06:34:53Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
<br />
Praktiskajos darbos veidojam VGA kontroleri [https://drive.google.com/open?id=0B55VrJN-wdIgak5QbmItSHBiTG8]<br />
<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [https://dl.dropboxusercontent.com/u/9272970/CPU_LU.pdf Vientakts Procesors.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgQkZHVWNSN3JxZ00 Kopnes, saskarnes, to iedalījums.]<br />
[https://drive.google.com/open?id=0B55VrJN-wdIgYjhWQkxFbXNJbUE Integrálo mikroshému kopnes.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 02.12.2016<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 09.12.2016<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 16.12.2016<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| 23.12.2016<br />
- 01.01.2017<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2017, <br />
xx.01.2017<br />
| Konsultācijas<br />
|-<br />
| xx.01.2017<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2017<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6818
LU-DIP-b
2016-12-07T07:40:42Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
<br />
Praktiskajos darbos veidojam VGA kontroleri [https://drive.google.com/open?id=0B55VrJN-wdIgak5QbmItSHBiTG8]<br />
<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [https://dl.dropboxusercontent.com/u/9272970/CPU_LU.pdf Vientakts Procesors.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgQkZHVWNSN3JxZ00 Kopnes, saskarnes, to iedalījums.]<br />
[https://drive.google.com/open?id=0B55VrJN-wdIgYjhWQkxFbXNJbUE Integrálo mikroshému kopnes.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6786
LU-DIP-b
2016-11-03T21:53:38Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
<br />
Praktiskajos darbos veidojam VGA kontroleri [https://drive.google.com/open?id=0B55VrJN-wdIgak5QbmItSHBiTG8]<br />
<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [https://dl.dropboxusercontent.com/u/9272970/CPU_LU.pdf Vientakts Procesors.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6783
LU-DIP-b
2016-11-01T20:09:48Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
<br />
Praktiskajos darbos veidojam VGA kontroleri [https://drive.google.com/open?id=0B55VrJN-wdIgak5QbmItSHBiTG8]<br />
<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6766
LU-DIP-b
2016-10-20T20:15:11Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
<br />
Praktiskajos darbos veidojam VGA kontroleri [https://drive.google.com/open?id=0B55VrJN-wdIgak5QbmItSHBiTG8]<br />
<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6765
LU-DIP-b
2016-10-20T19:13:41Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6764
LU-DIP-b
2016-10-20T19:12:21Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] <br />
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]<br />
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6763
LU-DIP-b
2016-10-20T19:09:48Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.] [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6762
LU-DIP-b
2016-10-20T19:09:14Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6761
LU-DIP-b
2016-10-20T19:07:47Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.<br />
http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole. ]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6760
LU-DIP-b
2016-10-20T16:12:55Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
<!--| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.] --><br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6759
LU-DIP-b
2016-10-20T16:11:24Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP1&diff=6756
DIPb10:KP1
2016-10-19T19:34:36Z
<p>Rinalds: /* Vientakts procesora elementu projektēšana */</p>
<hr />
<div>=== Vientakts procesora elementu projektēšana ===<br />
* Kursa projektu studenti veic individuāli.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Lai nokārtotu ieskaiti, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** līdz kārtējās lekcijas sākumam uz e-pasta adresi rinalds punkts ruskuls pie gmail punkts com ir iesūtīts saarhivēts ISE projekts;<br />
** kārtējo praktisko darbu laikā ir atrādīts ISE projekts, kurā ar testpiemēriem tiek prezentēta izveidotā funkcionalitāte;<br />
<br />
=== 1.posms ===<br />
* Aritmētiski loģiskais bloks (ALU) - [http://books.google.lv/books?id=1lD9LZRcIZ8C 5.4, B.5, B.6]<br />
** ieejas signāli A(31:0), B(31:0), OPCODE(3:0)<br />
** izejas signāli RESULT(31:0), ZERO, OVERFLOW, CarryOut<br />
** operācijas AND(0000), OR(0001), ADD(0010), SUB(0110), SLT(0111), NOR(1100)<br />
* Iesūtīšanas termiņš 11.11.20126 08:30<br />
* Atrādīšanas termiņš 11.11.2016 11:25</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6755
LU-DIP-b
2016-10-19T19:32:36Z
<p>Rinalds: /* Kursa projekti (KP) */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
* [[DIPb10:KP2 | KP2]]<br />
<!--<br />
<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6754
LU-DIP-b
2016-10-19T19:31:47Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP2]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP3&diff=6753
DIPb10:KP3
2016-10-19T19:29:38Z
<p>Rinalds: /* Ieteicamā literatūra */</p>
<hr />
<div>=== Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana ===<br />
* Kursa projekta tematiku studenti izvēlas paši, pasniedzējs, akceptē grupas izvēlēto projektu, kritēriji:<br />
** lai kursa darbs nav par vienkāršu;<br />
** lai kursa darbs nav par sarežģītu;<br />
** kursadarba veicamo uzdevumu izpilde ir sadalīti vienmērīgi starp visiem izpildītājiem.<br />
* Ja nav ideju kursa darba tematikai, pasniedzējs var ieteikt;<br />
* Kursa projektu studenti veic grupā (1 grupa = 2 - 5 studenti).<br />
* Individuāls darbs pie kursa projekta nav paredzēts.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekta laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.<br />
* Lai nokārtotu ieskaiti par kursa projektu, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** ir atrādīts ISE projekts, kurš ir lejupielādēts uz Xilinx Spartan 3E platformas un darbojas atbilstoši dotajai specifikācijai;<br />
** ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;<br />
** ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģu paveikto.<br />
<br />
==== Kursa darba termiņi ====<br />
<br />
* Kursa darba termiņš ir sesijas laikā, kad ir izvēlēta eksāmena diena</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP3&diff=6752
DIPb10:KP3
2016-10-19T19:29:29Z
<p>Rinalds: /* Sarežģītākas pabeigtas digitālas iekārtas ''Heart rate monitor'' projektēšana */</p>
<hr />
<div>=== Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana ===<br />
* Kursa projekta tematiku studenti izvēlas paši, pasniedzējs, akceptē grupas izvēlēto projektu, kritēriji:<br />
** lai kursa darbs nav par vienkāršu;<br />
** lai kursa darbs nav par sarežģītu;<br />
** kursadarba veicamo uzdevumu izpilde ir sadalīti vienmērīgi starp visiem izpildītājiem.<br />
* Ja nav ideju kursa darba tematikai, pasniedzējs var ieteikt;<br />
* Kursa projektu studenti veic grupā (1 grupa = 2 - 5 studenti).<br />
* Individuāls darbs pie kursa projekta nav paredzēts.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekta laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.<br />
* Lai nokārtotu ieskaiti par kursa projektu, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** ir atrādīts ISE projekts, kurš ir lejupielādēts uz Xilinx Spartan 3E platformas un darbojas atbilstoši dotajai specifikācijai;<br />
** ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;<br />
** ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģu paveikto.<br />
<br />
==== Kursa darba termiņi ====<br />
<br />
* Kursa darba termiņš ir sesijas laikā, kad ir izvēlēta eksāmena diena<br />
<br />
=== Ieteicamā literatūra ===<br />
* [http://books.google.lv/books?id=jFjJFC_ZqDsC&dq Biomedical information technology]<br />
* [http://preview.web-ee.com/schematics/medical/heartbeat-monitor/ Heartbeat Monitor] by Keith Wilson<br />
* [http://www.circuitcellar.com/microchip2007/winners/DE/MT2278.html Pulse Oximeter] by Gregory Ciavattone<br />
* [http://embedded-lab.com/blog/?p=1671 Heart rate measurement from fingertip] by R-B @ Embedded Lab<br />
* [http://www.radiolocman.com/shem/schematics.html?di=47010 DIY Heart Monitoring Device (Simple ECG)] by Refik Hadzialic<br />
* [http://jupiter.cs.fmf.lu.lv/kursi/dip/Heart%20rate%20monitor/radio_1990_06.pdf Измерение частоты сигналов с большим периодом I] by В. Чекин<br />
* [http://jupiter.cs.fmf.lu.lv/kursi/dip/Heart%20rate%20monitor/radio_1994_05.pdf Измерение частоты сигналов с большим периодом II] by И. Кострюков<br />
* [http://translate.google.lv/translate?hl=lv&sl=ru&tl=en&u=http%3A%2F%2Fwww.irls.narod.ru%2Fizm%2Ffrm%2Fizmfr1.htm Measuring the frequency of signals with a large period II] by И. Кострюков translated by [http://translate.google.lv Google Translate]<br />
* [http://jupiter.cs.fmf.lu.lv/kursi/dip/Heart%20rate%20monitor/radio_1994_04.pdf Измеритель частоты сердечных сокращений] by А. Сейнов<br />
* [http://jupiter.cs.fmf.lu.lv/kursi/dip/Heart%20rate%20monitor/radio_1994_08.pdf Малогабаритный биопульсомер] by В. Ефремов<br />
* [http://www.fpga4fun.com/TextLCDmodule.html Text LCD module] by Jean P. Nicolle<br />
* [http://www.argus.lv/pub/datasheets/BPT20A.pdf Piezo buzzer BPT-20A]<br />
* [http://www.pixelproc.net/msp430solarvario.html A Solar Audio Vario (piezo buzzer driving example)] by Hari Nair<br />
* [http://www.xilinx.com/products/boards/s3estarter/files/s3esk_frequency_generator.zip PicoBlaze Processor Frequency Generator] by Ken Chapman</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6751
LU-DIP-b
2016-10-19T19:28:47Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP2]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP2]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP2&diff=6750
DIPb10:KP2
2016-10-19T19:27:50Z
<p>Rinalds: /* Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana */</p>
<hr />
<div>=== Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana ===<br />
* Kursa projekta tematiku studenti izvēlas paši, pasniedzējs, akceptē grupas izvēlēto projektu, kritēriji:<br />
** lai kursa darbs nav par vienkāršu;<br />
** lai kursa darbs nav par sarežģītu;<br />
** kursadarba veicamo uzdevumu izpilde ir sadalīti vienmērīgi starp visiem izpildītājiem.<br />
* Ja nav ideju kursa darba tematikai, pasniedzējs var ieteikt;<br />
* Kursa projektu studenti veic grupā (1 grupa = 2 - 5 studenti).<br />
* Individuāls darbs pie kursa projekta nav paredzēts.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekta laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.<br />
* Lai nokārtotu ieskaiti par kursa projektu, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** ir atrādīts ISE projekts, kurš ir lejupielādēts uz Xilinx Spartan 3E platformas un darbojas atbilstoši dotajai specifikācijai;<br />
** ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;<br />
** ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģu paveikto.<br />
<br />
==== Kursa darba termiņi ====<br />
<br />
* Kursa darba termiņš ir sesijas laikā, kad ir izvēlēta eksāmena diena</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP2&diff=6749
DIPb10:KP2
2016-10-19T19:26:19Z
<p>Rinalds: /* Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana */</p>
<hr />
<div>=== Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana ===<br />
* Kursa projekta tematiku studenti izvēlas paši, pasniedzējs, akceptē grupas izvēlēto projektu, kritēriji:<br />
** lai kursa darbs nav par vienkāršu;<br />
** lai kursa darbs nav par sarežģītu;<br />
** kursadarba veicamo uzdevumu izpilde ir sadalīti vienmērīgi starp visiem izpildītājiem.<br />
* Ja nav ideju kursa darba tematikai, pasniedzējs var ieteikt;<br />
* Kursa projektu studenti veic grupā (1 grupa = 2 - 5 studenti).<br />
* Individuāls darbs pie kursa projekta nav paredzēts.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekta laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.<br />
* Lai nokārtotu ieskaiti par kursa projektu, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** ir atrādīts ISE projekts, kurš ir lejupielādēts uz Xilinx Spartan 3E platformas un darbojas atbilstoši dotajai specifikācijai;<br />
** ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;<br />
** ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģu paveikto.<br />
<br />
----</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP2&diff=6748
DIPb10:KP2
2016-10-19T19:24:42Z
<p>Rinalds: /* Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana */</p>
<hr />
<div>=== Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana ===<br />
* Kursa projekta tematiku studenti izvēlas paši, pasniedzējs, akceptē grupas izvēlēto projektu, kritēriji:<br />
** lai kursa darbs nav par vienkāršu;<br />
** lai kursa darbs nav par sarežģītu;<br />
** kursadarba veicamo uzdevumu izpilde ir sadalīti vienmērīgi starp visiem izpildītājiem.<br />
* Kursa projektu studenti veic grupā (1 grupa = 2 - 5 studenti).<br />
* Individuāls darbs pie kursa projekta nav paredzēts.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekta laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.<br />
* Lai nokārtotu ieskaiti par kursa projektu, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** ir atrādīts ISE projekts, kurš ir lejupielādēts uz Xilinx Spartan 3E platformas un darbojas atbilstoši dotajai specifikācijai;<br />
** ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;<br />
** ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģu paveikto.<br />
<br />
----</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP2&diff=6747
DIPb10:KP2
2016-10-19T19:21:29Z
<p>Rinalds: /* Vienkāršas pabeigtas digitālas iekārtas ''Running Lights'' projektēšana */</p>
<hr />
<div>=== Vidējas sarežģītības pabeigtas digitālas iekārtas projektēšana ===<br />
* Kursa projektu studenti veic grupā (1 grupa = 2 - 5 studenti).<br />
* Individuāls darbs pie kursa projekta nav paredzēts.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekta laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.<br />
* Lai nokārtotu ieskaiti par kursa projektu, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** ir atrādīts ISE projekts, kurš ir lejupielādēts uz Xilinx Spartan 3E platformas un darbojas atbilstoši dotajai specifikācijai;<br />
** ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;<br />
** ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģu paveikto.<br />
<br />
----</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP1&diff=6746
DIPb10:KP1
2016-10-18T15:17:40Z
<p>Rinalds: </p>
<hr />
<div>=== Vientakts procesora elementu projektēšana ===<br />
* Kursa projektu studenti veic individuāli.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekts ir sadalīts 2 secīgos posmos.<br />
* Uzsākt nākošo posmu students var tikai tad, kad ir veiksmīgi nokārtojis ieskaiti par iepriekšējā posmā paveikto.<br />
* Lai nokārtotu ieskaiti, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** līdz kārtējās lekcijas sākumam uz e-pasta adresi rinalds punkts ruskuls pie gmail punkts com ir iesūtīts saarhivēts ISE projekts;<br />
** kārtējo praktisko darbu laikā ir atrādīts ISE projekts, kurā ar testpiemēriem tiek prezentēta izveidotā funkcionalitāte;<br />
<br />
=== 1.posms ===<br />
* Aritmētiski loģiskais bloks (ALU) - [http://books.google.lv/books?id=1lD9LZRcIZ8C 5.4, B.5, B.6]<br />
** ieejas signāli A(31:0), B(31:0), OPCODE(3:0)<br />
** izejas signāli RESULT(31:0), ZERO, OVERFLOW, CarryOut<br />
** operācijas AND(0000), OR(0001), ADD(0010), SUB(0110), SLT(0111), NOR(1100)<br />
* Iesūtīšanas termiņš 11.11.20126 08:30<br />
* Atrādīšanas termiņš 11.11.2016 11:25</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=Main_Page&diff=6745
Main Page
2016-10-18T15:17:19Z
<p>Rinalds: /* Kursi */</p>
<hr />
<div>{{Google1|1|'''Sveiks DiLab-ā / Welcome to DILab Wiki'''}}<br />
{{TocRight}}<br />
{| <br />
| <br />
Datoru inženierijas,<br />
Iegulto sistēmu un sensoru laboratorija,<br />
Datorikas Fakultāte, <br />
Latvijas Universitāte.<br />
Vada: [[User:Leo | Leo Seļāvo]]<br />
<br />
| :: ::<br />
|<br />
Computer Engineering, Embedded Systems and Sensors Lab, <br />
Faculty of Computing, <br />
University of Latvia<br />
|}<br />
<br />
= Kursi = <br />
<br />
* [[Leo:Kursi | '''Mācību kursi''']] Latvijas Universitātē, Datorikas Fakultātes ietvaros''<br />
** 2016 rudens: [[LU-LSP-b | LSP-b]], [[LU-VIV-m | VIV-m]], [[LU-OSI-m | OSI-m]], [[LU-DIP-b | DIP-b]], Specsemināri: [[LU-KFS-s | KFS]], [[LU-MLI-s | MLI]]<br />
<br />
* [http://selavo.lv/df Datorikas Fakultāte] - neoficialā LU DF informācijas lapa (un oficiālais [http://www.df.lu.lv LU DF portāls])<br />
<br />
= Projekti =<br />
<br />
* [[MansOS]]<br />
* LU DF [[Robotikas klubs]], un mūsu [[Roboti]], to izstrāde [http://www.eurobot.org/eng/ EuroBot], Robotikas un citām sacensībām<br />
* [[GCDC]] - gatavošanās dalībai Grand Cooperative Driving Challenge<br />
** [http://www.youtube.com/watch?v=se3FAM_yR2U&feature=player_embedded LU + EDI GCDC komandas video]<br />
** [http://www.gcdc.net/mainmenu/Home/news/Reuters%27_Reportage_has_been_broadcasted_on... GCDC Reuters video]<br />
** [http://www.edi.lv/en/home/events/gcdc/ GCDC-2011 EDI ziņās]<br />
<br />
* Senāki projekti<br />
** [[SAD]] - Sensori Augļu Dārzā.<br />
** [[LynxNet]] - Sensori lūšu dzīves novērošanai<br />
** VIVE - Virtuālā vide (ViV kursa projekts)<br />
** [[AutoPilsēta]]<br />
** [[Smart-Buildings | Viedās ēkas]] - kiberfizikālās sistēmas komfortam, produktivitātei un energoefektivitātei.<br />
<br />
= Cilvēki =<br />
<br />
Pētnieki<br />
<br />
* [[User:Leo | Leo Seļāvo]] ''(Dr.dat.zin.)''<br />
* Ivars Driķis ''(Dr.fiz.)''<br />
<br />
<br />
Mācību (palīg)spēki<br />
<br />
* Artis Mednis ''(Dr.dat.zin.)''<br />
* Kaspars Sudars ''(Dr.dat.zin.)''<br />
* Rinalds Ruskuls<br />
<br />
<br />
Alumni (kas piedalījušies DiLab projektos)<br />
<br />
* Jānis Timma<br />
* Rūdolfs Bundulis<br />
* Georgijs Kanonirs<br />
* Kārlis Priedītis<br />
* [[User:Atis | Atis Elsts]] ''(Dr.dat.zin.)''<br />
* [[User:Girts | Ģirts Strazdiņš]] ''(Dr.dat.zin.)''<br />
<br />
= Resursi =<br />
<br />
DiLab nodrošina vidi datoru inženierijas un robotikas projektiem, gan programmatūras, gan aparatūras izstrādei. <br />
Mums ir pieejama klase ar datoriem kā arī datu serveri LU citi DF IT resursi. <br />
DiLab iespējams veidot projektus, kas balstīti uz Arm mikrokontrolieru kā arī 8- un 16-bitu kontrolieru platformām, tai skaitā Arduino.<br />
<br />
Bez tam, DiLab telpās ir pieejami lodēšanas stacija parastajām un virsmas montāžas komponentēm, oscilogrāfs un signālu ģenerators, kā arī cita pēraparatūra.<br />
<br />
Ja jūs vēlaties atbalstīt DiLab, tad šeit pieejams saraksts ar [[DiLab:Whishlist | lietām, kas būtu noderīgas]] DiLab laboratorijai.<br />
<br />
<br />
= Saites =<br />
<br />
* '''[[Jaunumi]] ārpus DiLab''', jaunākie sasniegumi datorinženierijā un robotikā<br />
<br />
<br />
* [http://www.lu.lv/studentiem/studijas/kalendars/akademiskais/ LU akadēmiskais kalendārs]<br />
<br />
<br />
----<br />
* [[MediaWiki piezīmes]]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:MD4&diff=6744
DIPb10:MD4
2016-10-18T15:16:28Z
<p>Rinalds: </p>
<hr />
<div>* Izveidot loģisko shēmu, kas nodrošina sekojošu funkcionalitāti:<br />
** INPUTS – A, B (8 biti)<br />
** OUTPUTS - Q (8 biti), ''CarryOut'', ''Overflow''<br />
** Q = A + B<br />
** '''darbojas ātrāk''' nekā lekcijā apskatītais ''ripple'' ''carry'' risinājums<br />
* Iesniegšanas termiņš 07.10.2016 08:30</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:MD3&diff=6743
DIPb10:MD3
2016-10-18T15:15:47Z
<p>Rinalds: </p>
<hr />
<div>* Izveidot loģisko shēmu, kas nodrošina [http://jupiter.cs.fmf.lu.lv/~kursi/dip/MD04.png gaismas diodes LED0] mirgošanu ar frekvenci tieši 0.5 Hz (1 sekundi nedeg, 1 sekundi deg, utt.)<br />
* Iesniegšanas termiņš 30.09.2016 08:30</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:MD2&diff=6742
DIPb10:MD2
2016-10-18T15:15:23Z
<p>Rinalds: </p>
<hr />
<div>* Izmantojot FET tranzistorus, izveidot 4 atsevišķas loģiskās shēmas, kuras nodrošina sekojošu funkcionalitāti - AND, NAND, OR un NOR.<br />
* Izmantojot tikai elementus NAND, NOR un NOT, izveidot elementu XOR (2 variantos): 1. vadi '''drīkst''' krustoties, 2. vadi '''nedrīkst''' krustoties<br />
* Iesniegšanas termiņš 23.09.2016 8.30</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:MD1&diff=6741
DIPb10:MD1
2016-10-18T15:14:49Z
<p>Rinalds: </p>
<hr />
<div>* Izveidot loģisko tabulu, kas ataino dotās [http://jupiter.cs.fmf.lu.lv/~kursi/dip/MD01.gif loģiskās shēmas] darbību<br />
* Izveidot loģisko tabulu un atbilstošu loģisko shēmu, kas darbojas kā [http://jupiter.cs.fmf.lu.lv/~kursi/dip/MD02.gif 7-segmentu indikatora] dekoderis (ieejā 3 biti, nepieciešams atainot skaitļus no 0 līdz 7) <br />
* Iesniegšanas termiņš 16.09.2016 08:30</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP1&diff=6735
DIPb10:KP1
2016-10-13T16:41:01Z
<p>Rinalds: /* 1.posms */</p>
<hr />
<div>=== Vientakts procesora elementu projektēšana ===<br />
* Kursa projektu studenti veic individuāli.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekts ir sadalīts 2 secīgos posmos.<br />
* Uzsākt nākošo posmu students var tikai tad, kad ir veiksmīgi nokārtojis ieskaiti par iepriekšējā posmā paveikto.<br />
* Lai nokārtotu ieskaiti, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** līdz kārtējās lekcijas sākumam uz e-pasta adresi rinalds punkts ruskuls pie gmail punkts com ir iesūtīts saarhivēts ISE projekts;<br />
** kārtējo praktisko darbu laikā ir atrādīts ISE projekts, kurā ar testpiemēriem tiek prezentēta izveidotā funkcionalitāte;<br />
<br />
=== 1.posms ===<br />
* Aritmētiski loģiskais bloks (ALU) - [http://books.google.lv/books?id=1lD9LZRcIZ8C 5.4, B.5, B.6]<br />
** ieejas signāli A(31:0), B(31:0), OPCODE(3:0)<br />
** izejas signāli RESULT(31:0), ZERO, OVERFLOW, CarryOut<br />
** operācijas AND(0000), OR(0001), ADD(0010), SUB(0110), SLT(0111), NOR(1100)<br />
* Iesūtīšanas termiņš 11.11.20126 08:30<br />
* Atrādīšanas termiņš 11.10.2016 11:25</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP1&diff=6734
DIPb10:KP1
2016-10-13T16:39:31Z
<p>Rinalds: /* 2.posms */</p>
<hr />
<div>=== Vientakts procesora elementu projektēšana ===<br />
* Kursa projektu studenti veic individuāli.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekts ir sadalīts 2 secīgos posmos.<br />
* Uzsākt nākošo posmu students var tikai tad, kad ir veiksmīgi nokārtojis ieskaiti par iepriekšējā posmā paveikto.<br />
* Lai nokārtotu ieskaiti, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** līdz kārtējās lekcijas sākumam uz e-pasta adresi rinalds punkts ruskuls pie gmail punkts com ir iesūtīts saarhivēts ISE projekts;<br />
** kārtējo praktisko darbu laikā ir atrādīts ISE projekts, kurā ar testpiemēriem tiek prezentēta izveidotā funkcionalitāte;<br />
<br />
=== 1.posms ===<br />
* Aritmētiski loģiskais bloks (ALU) - [http://books.google.lv/books?id=1lD9LZRcIZ8C 5.4, B.5, B.6]<br />
** ieejas signāli A(31:0), B(31:0), OPCODE(3:0)<br />
** izejas signāli RESULT(31:0), ZERO, OVERFLOW, CarryOut<br />
** operācijas AND(0000), OR(0001), ADD(0010), SUB(0110), SLT(0111), NOR(1100)<br />
* Iesūtīšanas termiņš 19.10.2012 08:30<br />
* Atrādīšanas termiņš 19.10.2012 12:10</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6733
LU-DIP-b
2016-10-13T16:38:58Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 11.11.2016<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 18.11.2016<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 25.11.2016<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6696
LU-DIP-b
2016-09-29T19:51:04Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 29.08.2016<br />
- 02.09.2016<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 09.09.2016<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 16.09.2016<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 23.09.2016<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 30.09.2016<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 07.10.2016<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 14.10.2016<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 21.10.2016<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 28.10.2016<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 04.11.2016<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 13.11.2015<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 20.11.2015<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 27.11.2015<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&diff=6233
LU-DIP-b
2015-09-11T05:19:26Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 31.08.2015<br />
- 05.09.2015<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 11.09.2015<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 18.09.2015<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 25.09.2015<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 2.10.2015<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 09.10.2015<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 16.10.2015<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 23.10.2015<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 30.10.2015<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 06.11.2015<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 13.11.2015<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 20.11.2015<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 27.11.2015<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 04.12.2015<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 11.12.2015<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 18.12.2015<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2015<br />
- 01.01.2016<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2016<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b14&diff=5348
LU-DIP-b14
2014-09-04T15:55:04Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 01.09.2014<br />
- 08.09.2014<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 05.09.2014<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 12.09.2014<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 19.09.2014<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 26.09.2014<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 03.10.2014<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 10.10.2014<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 17.10.2014<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 24.10.2014<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 31.10.2014<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 07.11.2014<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 14.11.2014<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 21.11.2014<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 28.11.2014<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 05.12.2014<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 12.12.2014<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2014<br />
- 01.01.2015<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2015, <br />
xx.01.2015<br />
| Konsultācijas<br />
|-<br />
| xx.01.2015<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2015<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b14&diff=5347
LU-DIP-b14
2014-09-04T15:50:28Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 02.09.2013 <br />
- 09.09.2013<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 06.09.2013<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 13.09.2013<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 20.09.2013<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 27.09.2013<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 04.10.2013<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 11.10.2013<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 18.10.2013<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 25.10.2013<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 01.11.2013<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 08.11.2013<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 15.11.2013<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 22.11.2013<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 29.11.2013<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 06.12.2013<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 13.12.2013<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2013 <br />
- 01.01.2014<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2014, <br />
xx.01.2014<br />
| Konsultācijas<br />
|-<br />
| xx.01.2014<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2014<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
{{DIP_saites}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b14&diff=5346
LU-DIP-b14
2014-09-04T15:49:11Z
<p>Rinalds: </p>
<hr />
<div>== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b14&diff=5345
LU-DIP-b14
2014-09-04T15:48:06Z
<p>Rinalds: /* '''{{{1|Kursa nosaukums}}}''' ({{{2|DiLabKods}}}) */</p>
<hr />
<div></div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b14&diff=5344
LU-DIP-b14
2014-09-04T15:47:49Z
<p>Rinalds: New page: ='''{{{1|Kursa nosaukums}}}''' ({{{2|DiLabKods}}})= [http://selavo.lv/df LU DF] {{{5|bakalaura}}} studiju kurss [https://luis.lu.lv/pls/pub/kursi.kurss_dati?l=1&p_kods={{{4|LuisKods}}} {{...</p>
<hr />
<div>='''{{{1|Kursa nosaukums}}}''' ({{{2|DiLabKods}}})=<br />
<br />
[http://selavo.lv/df LU DF] {{{5|bakalaura}}} studiju kurss [https://luis.lu.lv/pls/pub/kursi.kurss_dati?l=1&p_kods={{{4|LuisKods}}} {{{3|DZKods}}}],<br />
[http://estudijas.lu.lv/course/search.php?search={{{3}}} meklēt eStudijās].<br />
<br />
<!-- http://estudijas.lu.lv/course/view.php?id={{{6|0}}} eStudijas].--><br />
<br />
<noinclude><br />
== Templates lietojums ==<br />
Parametri:<br />
# Kursa nosaukums<br />
# DiLab kods, piem. BST<br />
# DatZxxxx kods, piem. DatZ3070<br />
# LUIS apraksta kods, piem: 2DAT3253<br />
# bakalaura vai maģistra un doktorantūras<br />
# saite uz kursu eStudijās<br />
<br />
</noinclude></div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=User:Leo&diff=5343
User:Leo
2014-09-04T15:45:58Z
<p>Rinalds: /* '''Kursi''' */</p>
<hr />
<div>__NOTOC__<br />
{{LeoTwitter|LeoWiki}}<br />
{| <br />
|bgcolor="#f7f7f7" width="16px"| <br />
|valign="top"|<br />
== Latviski ==<br />
<br />
=== '''Kursi'''===<br />
2014 rudens:<br />
<big><br />
<!-- Rudens semestris<br />
[[LU-BST-b13 | BST-b]], <br />
[[LU-DIP-b13 | DIP-b]],<br />
--><br />
[[LU-LSP-b14 | LSP-b]],<br />
[[LU-VIV-m14 | VIV-m]], <br />
[[LU-OSI-m14 | OSI-m]],<br />
[[LU-DIP-b14 | DIP-b]],<br />
<br />
<!-- Pavasara semestris<br />
[[LU-MOP-b | MOP-b]], <br />
[[LU-OSK-b | OSK-b]], <br />
[[LU-BST-m | BST-m]], <br />
[[LU-DIP-m | DIP-m]],<br />
[[LU-DSP-b | DSP-b]], <br />
--><br />
</big><br />
Specsemināri:<br />
<big><br />
[[Specseminars-14 | KFS]],<br />
[[LU-MLI-s | MLI]] (2014-pavasaris)<br />
un [http://selavo.lv/sem citi]: <br />
</big><br />
<small><br />
* 2014: [[LU-MOP-b14 | MOP-b]], [[LU-OSK-b14 | OSK-b]], [[LU-BST-m13 | BST-m]], [[LU-DIP-m13 | DIP-m]], [[LU-DSP-b14 | DSP-b]], [[LU-MLI-s-2014-1 | MLI-s]]<br />
* 2013: [[LU-LSP-b13 | LSP-b]], [[LU-BST-b13 | BST-b]], [[LU-VIV-m13 | VIV-m]], [[LU-DIP-b13 | DIP-b]], [[LU-MOP-b13 | MOP-b]], [[LU-BST-m13 | BST-m]], [[LU-DIP-m13 | DIP-m]], [[LU-DSP-b13 | DSP-b]]<br />
* 2012: [[LU-LSP-b12 | LSP-b]], [[LU-DIP-b12 | DIP-b]], [[LU-BST-b12 | BST-b]], [[LU-VIV-m12 | VIV-m]], [[LU-OSI-m12 | OSI-m]], [[LU-BST-m12:index | BST-m]], [[LU-DIP-m12:index | DIP-m]], [[LU-DSP-B12:index | DSP-b]]<br />
* 2011: [[LU-LSP-b11 | LSP-b]], [[LU-DIP-b11 | DIP-b]], [[LU-BST-b11 | BST-b]], [[LU-VIV-m11 | VIV-m]], [[LU-OSI-m11 | OSI-m]], [[LU-BST-M11:index | BST-m]], [[LU-DIP-M11:index | DIP-m]], [[LU-DSP-B11:index | DSP-b]]<br />
* 2010: [[LU-LKP-B10:index | LKP-b]], [[LU-BST-B10:index | BST-b]], [[LU-DIP-B10:index | DIP-b]], [[LU-DSP-B10:index | DSP-b]], [[LU-VIV-M10:index | VIV-m]], [[LU-OSI-M10:index | OSI-m]], [[LU-BST-M10:index | BST-m]], [[LU-DIP-M10:index | DIP-m]]<br />
</small><br />
<br />
* [[Akadēmiskā_goda_sistēma | Akadēmiskā goda noteikumi]], [[Leo:Kursi | Kursu apraksti un arhīvs]], [[Kursu templates | (Wiki šabloni)]]<br />
<br />
=== Mācību piezīmes ===<br />
* [[Maģistra Darba Struktūra | Maģistra / Bakalaura / kvalifikācijas / publikācijas darba struktūra]]<br />
* [[LU::open-projects | Studentu projektu tēmas]] kursa, bakalaura un maģistra darbiem<br />
* [[LU::poster-howto | Ieteikumi plakāta prezentācijas]] veidošanā<br />
* [[Kā rakstīt labas publikācijas]]<br />
* [[Pētniecība]] - ko tas nozīmē?<br />
* [[Matematika datorikiem | Matemātika datoriķiem]] - ko ieteicams zināt un izprast<br />
<br />
=== Citas piezīmes ===<br />
* [[Howto Ubuntu]] - Ubuntu un Linux piezīmes<br />
* [[OS_X_for_Linux_people]] - Leo OSX piezīmes<br />
<br />
* '''[[Leo:publications | Publikācijas un sadarbības projekti]]'''. <br />
<br />
* [[Notikumi]], jaunumi, pasākumi '''saistībā ar DiLab''' aktivitatēm<br />
* '''[[Jaunumi]] ārpus DiLab''', jaunākie sasniegumi datorinženierijā un robotikā<br />
<br />
<br />
* Efektīva un organizēta sadarbība:<br />
** [[Leo:piezīmes:grupu_darbs | Strādājot grupās]] ar kopējiem dokumentiem un failiem<br />
** [http://subversion.tigris.org/ Subversion] - Versiju kontroles sistēma<br />
** [http://trac.edgewall.org/ TRAC] - (programmatūras) izstrādes kļūdu, uzdevumu un pieprasījumu uzskaites sistēma<br />
<br />
* [[ref.lv | Piezīmes]] par projektu vadību, karjeru, industriju, biznesu...<br />
* [http://www.techhub.com/riga.html TechHub Riga] - tiem kam interesē startup-i<br />
<br />
* [[DILab:wishlist | DiLab-am vajag...]] - kas noderētu mūsu laboratorijai - instrumenti, materiāli, ...<br />
* [[Leo:other_notes | Ārpus DiLab piezīmes]]<br />
** Datoru veiktspējas testi: [[Benchmarks-Leo]]<br />
** Autobusu saraksts: [[Leo:bus:Riga-Lici | Rīga - Līči]]<br />
<br />
=== Starp citu ===<br />
<br />
* [[BSD licence latviski]]<br />
* [http://www.dzoka.lv/files/linux/gnuvpl.htm GPL licences latviskojums]<br />
<br />
* [[Programmēšanas valoda LV]]<br />
<br />
|bgcolor="#f7f7f7" width="16px"| <br />
<br />
|valign="top"|<br />
<br />
== Kontaktinformācija ==<br />
* Raiņa blvd. 19., 332.telpa., Rīga, LV-1586.<br />
* Fakss: +371-67225039 <br />
* Epasts: mansvards.uzvards @ gmail.com<br />
* [http://bit.ly/selavo-cv CV in English], [http://bit.ly/selavo-cv-lv CV latviski], [[Leo:bibtex | Bibtex]]<br />
* [http://bit.ly/KF9vui Twitter] [http://www.linkedin.com/in/leoselavo LinkedIn] [http://www.mendeley.com/profiles/leo-selavo/ Mendeley] [http://www.researchgate.net/profile/Leo_Selavo ResearchGate] [http://scholar.google.com/citations?user=wCDg9EcAAAAJ&hl=en Google Scholar]<br />
<br />
== Labumi ==<br />
* [https://copy.com?r=aNCWfy Copy] - Dropbox alternatīva. Brīvi 15GB +5GB Tev un man. Dati šifrēti ar AES256.<br />
* [https://db.tt/TdYUcX6 Dropbox] - viegli lietojams datu serveris. Brīvi 2 + 0.5GB Tev un man. <br />
* [https://spideroak.com/download/referral/02fdcebe510bd30aa212638ca621dd64 SpiderOak] - līdzīgs Dropbox, bet dati šifrēti. Brīvi 2 + 1GB Tev un man.<br />
<br />
== In English ==<br />
<br />
* [[Leo:research | Academic activities]] and [http://cv.selavo.com CV]<br />
<br />
* [[OS X for Linux people]] - adventures with MAC OS X system<br />
* [[Howto Ubuntu]] (or linux) - installing, setting up and using various software in Ubuntu<br />
** Mediawiki, Mysql, Octave, Trac, Subversion, Ssh, Grep...<br />
** [[Latex on Ubuntu]]<br />
<br />
==== Electronics ====<br />
* [[EagleCAD | EagleCAD notes]] - (Leo piezīmes) PC board CAD program, has a freeware license for a reasonable set of features<br />
* [[LED notes]] - LED links and resistor guide<br />
<br />
==== Selected projects ==== <br />
* [http://mansos.net MansOS], SAD, GCDC Latvia <br />
* [[Leo:SW-notes | Miscellaneous software notes]], TI laptops, etc...<br />
* TinyOS: [[Leo:HowTo-install-TinyOs | How to install]] and [[Leo:TinyOS-development | working with motes]]<br />
<br />
== Misc ==<br />
* Eurobot TV quals link: http://static.infomaniak.ch/livetv/player-v3.swf?cfg=http://static.infomaniak.ch/configvideo/nathaniel/eurobot/285_config.xml<br />
* Leo - [[Leo:music | Music and more]]<br />
<br />
* [[Atziņas]] un domu graudi<br />
<br />
== Vaļasbrīžiem ==<br />
<br />
* [http://xkcd.com/730/ Advancētā elektronika...]<br />
<br />
<br />
== Jaunumu arhīvs ==<br />
* Sestais [http://bit.ly/viesentis6 Viedo sensoru seminārs] Latvijā, 12.12.2012.<br />
* [http://bit.ly/RRKo05 Campus-Party 2012] - "the ultimate post-post-modern un-conference" Berlīnē. Bildes pa dienām: [http://bit.ly/cp2012-day1 1.], [http://bit.ly/cp2012-day2 2.], [http://bit.ly/cp2012-day3 3.], [http://bit.ly/cp2012-day4 4.], [http://bit.ly/cp2012-day5 5.], [http://bit.ly/cp2012-day6 6.]<br />
<br />
* [http://selavo.lv/viesentis/ Latvijas 4. viedo sensoru seminārs] 21.05.2012 15:00.<br />
* Ar datoru vadāms automobilis, ar kuru mūsu komanda piedalījās [http://www.df.lu.lv/zinas/t/6695/ GCDC 2011 izaicinājumā].<br />
* Viesentis (viedo sensoru) un kvantu skaitļošanas [http://selavo.lv/viesentis/ seminārs].<br />
* [http://diena.lv/lat/politics/viedokli/aiza-starp-zinatni-un-biznesu-2011-01-29-1 Leo Dienai par aizu starp pētniekiem un uzņēmējiem]<br />
* [http://selavo.lv/viesentis/ Viedo sensoru un biofotonikas seminārs] 20.10.2010 15:00 ASI.<br />
<br />
|}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=User:Leo&diff=4763
User:Leo
2013-11-08T06:53:04Z
<p>Rinalds: /* '''Kursi''' */</p>
<hr />
<div>__NOTOC__<br />
{{LeoTwitter|LeoWiki}}<br />
{| <br />
|bgcolor="#f7f7f7" width="16px"| <br />
|valign="top"|<br />
== Latviski ==<br />
<br />
=== '''Kursi'''===<br />
2013 rudens:<br />
<big><br />
[[LU-LSP-b13 | LSP-b]], <br />
[[LU-BST-b13 | BST-b]],<br />
[[LU-VIV-m13 | VIV-m]],<br />
[[LU-DIP-b13 | DIP-b]],<br />
[http://selavo.lv/sem KFS un MLI specsemināri]<br />
</big><br />
<small><br />
* 2013 pavasaris: [[LU-MOP-b13 | MOP-b]], [[LU-BST-m13 | BST-m]], [[LU-DIP-m13 | DIP-m]], [[LU-DSP-b13 | DSP-b]]<br />
* 2012: [[LU-LSP-b12 | LSP-b]], [[LU-DIP-b12 | DIP-b]], [[LU-BST-b12 | BST-b]], [[LU-VIV-m12 | VIV-m]], [[LU-OSI-m12 | OSI-m]], [[LU-BST-m12:index | BST-m]], [[LU-DIP-m12:index | DIP-m]], [[LU-DSP-B12:index | DSP-b]]<br />
* 2011: [[LU-LSP-b11 | LSP-b]], [[LU-DIP-b11 | DIP-b]], [[LU-BST-b11 | BST-b]], [[LU-VIV-m11 | VIV-m]], [[LU-OSI-m11 | OSI-m]], [[LU-BST-M11:index | BST-m]], [[LU-DIP-M11:index | DIP-m]], [[LU-DSP-B11:index | DSP-b]]<br />
* 2010: [[LU-LKP-B10:index | LKP-b]], [[LU-BST-B10:index | BST-b]], [[LU-DIP-B10:index | DIP-b]], [[LU-DSP-B10:index | DSP-b]], [[LU-VIV-M10:index | VIV-m]], [[LU-OSI-M10:index | OSI-m]], [[LU-BST-M10:index | BST-m]], [[LU-DIP-M10:index | DIP-m]]<br />
</small><br />
<br />
* [[Leo:Kursi | Kursu apraksti un arhīvs]], [[Kursu templates]]<br />
<br />
=== Mācību piezīmes ===<br />
* [[Maģistra Darba Struktūra | Maģistra / Bakalaura / kvalifikācijas / publikācijas darba struktūra]]<br />
* [[LU::open-projects | Studentu projektu tēmas]] kursa, bakalaura un maģistra darbiem<br />
* [[LU::poster-howto | Ieteikumi plakāta prezentācijas]] veidošanā<br />
* [[Kā rakstīt labas publikācijas]]<br />
* [[Pētniecība]] - ko tas nozīmē?<br />
* [[Matematika datorikiem | Matemātika datoriķiem]] - ko ieteicams zināt un izprast<br />
<br />
=== Citas piezīmes ===<br />
* [[Howto Ubuntu]] - Ubuntu un Linux piezīmes<br />
* [[OS_X_for_Linux_people]] - Leo OSX piezīmes<br />
<br />
* '''[[Leo:publications | Publikācijas un sadarbības projekti]]'''. <br />
<br />
* [[Notikumi]], jaunumi, pasākumi '''saistībā ar DiLab''' aktivitatēm<br />
* '''[[Jaunumi]] ārpus DiLab''', jaunākie sasniegumi datorinženierijā un robotikā<br />
<br />
<br />
* Efektīva un organizēta sadarbība:<br />
** [[Leo:piezīmes:grupu_darbs | Strādājot grupās]] ar kopējiem dokumentiem un failiem<br />
** [http://subversion.tigris.org/ Subversion] - Versiju kontroles sistēma<br />
** [http://trac.edgewall.org/ TRAC] - (programmatūras) izstrādes kļūdu, uzdevumu un pieprasījumu uzskaites sistēma<br />
<br />
* [[ref.lv | Piezīmes]] par projektu vadību, karjeru, industriju, biznesu...<br />
* [http://www.techhub.com/riga.html TechHub Riga] - tiem kam interesē startup-i<br />
<br />
* [[DILab:wishlist | DiLab-am vajag...]] - kas noderētu mūsu laboratorijai - instrumenti, materiāli, ...<br />
* [[Leo:other_notes | Ārpus DiLab piezīmes]]<br />
** Autobusu saraksts: [[Leo:bus:Riga-Lici | Rīga - Līči]]<br />
<br />
=== Starp citu ===<br />
<br />
* [[BSD licence latviski]]<br />
* [http://www.dzoka.lv/files/linux/gnuvpl.htm GPL licences latviskojums]<br />
<br />
* [[Programmēšanas valoda LV]]<br />
<br />
|bgcolor="#f7f7f7" width="16px"| <br />
<br />
|valign="top"|<br />
<br />
== Kontaktinformācija ==<br />
* Raiņa blvd. 19., 332.telpa., Rīga, LV-1586.<br />
* Fakss: +371-67225039 <br />
* Epasts: mansvards.uzvards @ gmail.com<br />
* [http://bit.ly/selavo-cv CV in English], [http://bit.ly/selavo-cv-lv CV latviski], [[Leo:bibtex | Bibtex]]<br />
* [http://bit.ly/KF9vui Twitter] [http://www.linkedin.com/in/leoselavo LinkedIn] [http://www.mendeley.com/profiles/leo-selavo/ Mendeley] [http://www.researchgate.net/profile/Leo_Selavo ResearchGate] [http://scholar.google.com/citations?user=wCDg9EcAAAAJ&hl=en Google Scholar]<br />
<br />
== Labumi ==<br />
* [http://db.tt/TdYUcX6 Dropbox] - viegli lietojams datu serveris. Brīvi 2 + 0.5GB Tev un man. <br />
* [https://spideroak.com/download/referral/02fdcebe510bd30aa212638ca621dd64 SpiderOak] - līdzīgs dropbox, bet dati šifrēti. Brīvi 2 + 1GB Tev un man.<br />
<br />
== In English ==<br />
<br />
* [[Leo:research | Academic activities]] and [http://cv.selavo.com CV]<br />
<br />
* [[OS X for Linux people]] - adventures with MAC OS X system<br />
* [[Howto Ubuntu]] (or linux) - installing, setting up and using various software in Ubuntu<br />
** Mediawiki, Mysql, Octave, Trac, Subversion, Ssh, Grep...<br />
** [[Latex on Ubuntu]]<br />
<br />
==== Electronics ====<br />
* [[EagleCAD | EagleCAD notes]] - (Leo piezīmes) PC board CAD program, has a freeware license for a reasonable set of features<br />
* [[LED notes]] - LED links and resistor guide<br />
<br />
==== Selected projects ==== <br />
* [http://mansos.net MansOS], SAD, GCDC Latvia <br />
* [[Leo:SW-notes | Miscellaneous software notes]], TI laptops, etc...<br />
* TinyOS: [[Leo:HowTo-install-TinyOs | How to install]] and [[Leo:TinyOS-development | working with motes]]<br />
<br />
== Misc ==<br />
* Eurobot TV quals link: http://static.infomaniak.ch/livetv/player-v3.swf?cfg=http://static.infomaniak.ch/configvideo/nathaniel/eurobot/285_config.xml<br />
* Leo - [[Leo:music | Music and more]]<br />
<br />
* [[Atziņas]] un domu graudi<br />
<br />
== Vaļasbrīžiem ==<br />
<br />
* [http://xkcd.com/730/ Advancētā elektronika...]<br />
<br />
<br />
== Jaunumu arhīvs ==<br />
* Sestais [http://bit.ly/viesentis6 Viedo sensoru seminārs] Latvijā, 12.12.2012.<br />
* [http://bit.ly/RRKo05 Campus-Party 2012] - "the ultimate post-post-modern un-conference" Berlīnē. Bildes pa dienām: [http://bit.ly/cp2012-day1 1.], [http://bit.ly/cp2012-day2 2.], [http://bit.ly/cp2012-day3 3.], [http://bit.ly/cp2012-day4 4.], [http://bit.ly/cp2012-day5 5.], [http://bit.ly/cp2012-day6 6.]<br />
<br />
* [http://selavo.lv/viesentis/ Latvijas 4. viedo sensoru seminārs] 21.05.2012 15:00.<br />
* Ar datoru vadāms automobilis, ar kuru mūsu komanda piedalījās [http://www.df.lu.lv/zinas/t/6695/ GCDC 2011 izaicinājumā].<br />
* Viesentis (viedo sensoru) un kvantu skaitļošanas [http://selavo.lv/viesentis/ seminārs].<br />
* [http://diena.lv/lat/politics/viedokli/aiza-starp-zinatni-un-biznesu-2011-01-29-1 Leo Dienai par aizu starp pētniekiem un uzņēmējiem]<br />
* [http://selavo.lv/viesentis/ Viedo sensoru un biofotonikas seminārs] 20.10.2010 15:00 ASI.<br />
<br />
|}</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b13&diff=4762
LU-DIP-b13
2013-11-08T06:50:38Z
<p>Rinalds: /* Kalendārs */</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 02.09.2013 <br />
- 09.09.2013<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 06.09.2013<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 13.09.2013<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 20.09.2013<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 27.09.2013<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 04.10.2013<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 11.10.2013<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 18.10.2013<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 25.10.2013<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 01.11.2013<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 08.11.2013<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 15.11.2013<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 22.11.2013<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 29.11.2013<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 06.12.2013<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 13.12.2013<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2013 <br />
- 01.01.2014<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2014, <br />
xx.01.2014<br />
| Konsultācijas<br />
|-<br />
| xx.01.2014<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2014<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b13&diff=4761
LU-DIP-b13
2013-11-08T06:48:42Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 02.09.2013 <br />
- 09.09.2013<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 06.09.2013<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 13.09.2013<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 20.09.2013<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 27.09.2013<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 04.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 11.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 18.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 25.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 01.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 08.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 15.11.2012<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 22.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 29.11.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 06.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 13.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b13&diff=4760
LU-DIP-b13
2013-11-08T06:44:27Z
<p>Rinalds: New page: {{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}} * Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo * {{KursiGGroup|lu-dip-b}} == Darbu iesniegšana un vērtēšana == ...</p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 27.08.2013 <br />
- 02.09.2013<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 07.09.2013<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 14.09.2013<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 21.09.2013<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 28.09.2013<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 05.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 12.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 19.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 26.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 02.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 09.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 16.11.2012<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 23.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 30.11.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 07.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 14.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b12&diff=4133
LU-DIP-b12
2012-12-20T10:41:15Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 27.08.2012 <br />
- 02.09.2012<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 07.09.2012<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 14.09.2012<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 21.09.2012<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 28.09.2012<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 05.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 12.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 19.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 26.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 02.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 09.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 16.11.2012<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 23.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 30.11.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 07.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 14.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| xx.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b12&diff=4132
LU-DIP-b12
2012-12-20T10:40:22Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 27.08.2012 <br />
- 02.09.2012<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 07.09.2012<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 14.09.2012<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 21.09.2012<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 28.09.2012<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 05.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 12.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 19.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 26.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 02.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 09.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 16.11.2012<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| 23.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| 30.11.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| 07.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| 14.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| 21.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b12&diff=4064
LU-DIP-b12
2012-11-15T14:00:51Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 27.08.2012 <br />
- 02.09.2012<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 07.09.2012<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 14.09.2012<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 21.09.2012<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 28.09.2012<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 05.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 12.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 19.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 26.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| 02.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 09.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| 16.11.2012<br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| xx.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| 24.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:KP1&diff=3934
DIPb10:KP1
2012-10-11T15:36:54Z
<p>Rinalds: </p>
<hr />
<div>=== Vientakts procesora elementu projektēšana ===<br />
* Kursa projektu studenti veic individuāli.<br />
* Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.<br />
* Kursa projekts ir sadalīts 2 secīgos posmos.<br />
* Uzsākt nākošo posmu students var tikai tad, kad ir veiksmīgi nokārtojis ieskaiti par iepriekšējā posmā paveikto.<br />
* Lai nokārtotu ieskaiti, ir jābūt izpildītiem sekojošiem nosacījumiem:<br />
** līdz kārtējās lekcijas sākumam uz e-pasta adresi rinalds punkts ruskuls pie gmail punkts com ir iesūtīts saarhivēts ISE projekts;<br />
** kārtējo praktisko darbu laikā ir atrādīts ISE projekts, kurā ar testpiemēriem tiek prezentēta izveidotā funkcionalitāte;<br />
<br />
=== 1.posms ===<br />
* Aritmētiski loģiskais bloks (ALU) - [http://books.google.lv/books?id=1lD9LZRcIZ8C 5.4, B.5, B.6]<br />
** ieejas signāli A(31:0), B(31:0), OPCODE(3:0)<br />
** izejas signāli RESULT(31:0), ZERO, OVERFLOW, CarryOut<br />
** operācijas AND(0000), OR(0001), ADD(0010), SUB(0110), SLT(0111), NOR(1100)<br />
* Iesūtīšanas termiņš 19.10.2012 08:30<br />
* Atrādīšanas termiņš 19.10.2012 12:10<br />
<br />
=== 2.posms ===<br />
* Reģistru fails (Register file) - [http://books.google.lv/books?id=1lD9LZRcIZ8C 5.3, B.8]<br />
** ieejas signāli ReadRegister1(4:0), ReadRegister2(4:0), WriteRegister(4:0), WriteData(31:0), RegWrite<br />
** izejas signāli ReadData1(31:0), ReadData2(31:0)<br />
* Iesūtīšanas termiņš 26.10.2012 08:30<br />
* Atrādīšanas termiņš 26.10.2012 12:10<br />
<br />
'''Uzmanību! Šī kursa projekta izpilde var būtiski atvieglot (bet neizpilde - ievērojami sarežģīt) vidussemestra kontroldarba praktiskās daļas uzdevuma izpildi.'''</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b12&diff=3933
LU-DIP-b12
2012-10-11T15:34:34Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 27.08.2012 <br />
- 02.09.2012<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 07.09.2012<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 14.09.2012<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 21.09.2012<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 28.09.2012<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 05.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 12.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 19.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 26.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| xx.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| xx.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.01.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| <br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| xx.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| 24.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b12&diff=3932
LU-DIP-b12
2012-10-11T15:32:42Z
<p>Rinalds: </p>
<hr />
<div>{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}<br />
<br />
* Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo<br />
* {{KursiGGroup|lu-dip-b}}<br />
<br />
== Darbu iesniegšana un vērtēšana ==<br />
{{KursiMD|DIP|50%|10%}}<br />
<br />
<br />
== Kalendārs ==<br />
<br />
{| border=1 cellspacing=0 cellpadding=4<br />
|-<br />
! Nedēļas datumi <br />
! Kursa saturs<br />
|-<br />
| 27.08.2012 <br />
- 02.09.2012<br />
| Reģistrācijas nedēļa<br />
|-<br />
| 07.09.2012<br />
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]<br />
<br />
Praktiskais darbs [[DIPb10:PD1 | PD1]].<br />
<br />
Mājas darbs [[DIPb10:MD1 | MD1]]<br />
|-<br />
| 14.09.2012<br />
| [http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.]<br />
<br />
Praktiskais darbs [[DIPb10:PD2 | PD2]].<br />
<br />
Mājas darbs [[DIPb10:MD2 | MD2]]<br />
|-<br />
| 21.09.2012<br />
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]<br />
<br />
Praktiskais darbs [[DIPb10:PD3 | PD3]].<br />
<br />
Mājas darbs [[DIPb10:MD3 | MD3]]<br />
|-<br />
| 28.09.2012<br />
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]<br />
<br />
Praktiskais darbs [[DIPb10:PD4 | PD4]].<br />
<br />
Mājas darbs [[DIPb10:MD4 | MD4]]<br />
|-<br />
| 05.10.2012<br />
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.01.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]<br />
<br />
Praktiskais darbs [[DIPb10:PD5 | PD5]].<br />
<br />
Kursa projekts [[DIPb10:KP1 | KP1]]<br />
|-<br />
| 12.10.2012<br />
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 19.10.2012<br />
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].<br />
|-<br />
| 26.10.2012<br />
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]<br />
Kursa projekts [[DIPb10:KP2 | KP2]]<br />
|-<br />
| xx.11.2012<br />
| '''Vidus semestra kontroldarbs''' <br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| xx.11.2012<br />
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.01.pdf Aparatūras apraksta valodas. Verilog.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].<br />
|-<br />
| <br />
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]<br />
Kursa projekts [[DIPb10:KP3 | KP3]]<br />
|-<br />
| xx.11.2012<br />
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)<br />
|-<br />
| xx.12.2012<br />
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]<br />
<br />
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].<br />
<br />
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University) <br />
|-<br />
| 24.12.2012 <br />
- 01.01.2013<br />
| Ziemassvētku un Jaungada brīvdienas <br />
|-<br />
| xx.01.2013, <br />
xx.01.2013<br />
| Konsultācijas<br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Gala eksāmena kontroldarbs''' <br />
|-<br />
| xx.01.2013<br />
| '''xx:xx: Projektu prezentācijas - kursa noslēgums'''<br />
|-<br />
|}<br />
<br />
== Praktiskie darbi (PD) ==<br />
<br />
* [[DIPb10:PD1 | PD1]]<br />
<!--<br />
* [[DIPb10:PD2 | PD2]]<br />
* [[DIPb10:PD3 | PD3]]<br />
* [[DIPb10:PD4 | PD4]]<br />
* [[DIPb10:PD5 | PD5]]<br />
--><br />
<br />
== Mājas darbi (MD) ==<br />
<br />
* [[DIPb10:MD1 | MD1]]<br />
* [[DIPb10:MD2 | MD2]]<br />
* [[DIPb10:MD3 | MD3]]<br />
* [[DIPb10:MD4 | MD4]]<br />
<br />
== Kursa projekti (KP) ==<br />
<br />
* [[DIPb10:KP1 | KP1]]<br />
<!--<br />
* [[DIPb10:KP2 | KP2]]<br />
* [[DIPb10:KP3 | KP3]]<br />
--><br />
<br />
== Literatūra ==<br />
<br />
* [http://books.google.lv/books?id=1lD9LZRcIZ8C&printsec=frontcover&source=gbs_navlinks_s#v=onepage&q=&f=false Computer organization and design: the hardware/software interface]<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition] PPT 5.89MB (lekciju slaidi no National Chiao Tung University)<br />
** [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition] PPT 1.86MB (lekciju slaidi no National Chiao Tung University)<br />
<br />
* [http://books.google.lv/books?id=57UIPoLt3tkC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false Computer architecture: a quantitative approach]<br />
<br />
* [http://books.google.lv/books?id=3aN89DhGwI4C&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false The designer's guide to VHDL]<br />
<br />
== Saites ==<br />
<br />
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]<br />
<br />
==== Digital design textbooks @ Digilent Inc.====<br />
<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB<br />
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB<br />
* Real Digital - A hands-on approach to digital design<br />
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB<br />
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB<br />
<br />
==== Xilinx ISE WebPACK 12.2 ====<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB<br />
<br />
* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]<br />
<br />
* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB<br />
<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB<br />
<br />
* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB<br />
<br />
==== Xilinx Spartan-3E ====<br />
<br />
* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB<br />
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB<br />
<br />
==== Video applications using FPGA ====<br />
<br />
* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin<br />
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle<br />
<br />
==== HDL tutorials ====<br />
<br />
* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB<br />
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB<br />
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]<br />
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB<br />
<br />
==== Atsauksmes par kursu ====<br />
* DIP 2012-1-m: [http://bit.ly/MVbhuZ] [http://bit.ly/Lvsur2] [http://bit.ly/MX4Upj]<br />
<br />
<br />
==== Dažādi ====<br />
* [http://www.cpushack.com/ CPU Shack]</div>
Rinalds
http://andromeda.df.lu.lv/wiki/index.php?title=DIPb10:MD4&diff=3931
DIPb10:MD4
2012-10-11T15:25:00Z
<p>Rinalds: </p>
<hr />
<div>* Izveidot loģisko shēmu, kas nodrošina sekojošu funkcionalitāti:<br />
** INPUTS – A, B (8 biti)<br />
** OUTPUTS - Q (8 biti), ''CarryOut'', ''Overflow''<br />
** Q = A + B<br />
** '''darbojas ātrāk''' nekā lekcijā apskatītais ''ripple'' ''carry'' risinājums<br />
* Iesniegšanas termiņš 05.10.2012 08:30</div>
Rinalds