http://andromeda.df.lu.lv/wiki/index.php?action=history&feed=atom&title=DIPb09%3APD6DIPb09:PD6 - Revision history2026-05-13T15:02:07ZRevision history for this page on the wikiMediaWiki 1.31.0http://andromeda.df.lu.lv/wiki/index.php?title=DIPb09:PD6&diff=1046&oldid=prevArtis: New page: * Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu Verilog valodā pēc [http://toolbox.xilinx.com/docsan/xilinx92/books/docs/qst/qst.pdf sekojošas]...2009-11-12T17:37:45Z<p>New page: * Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu Verilog valodā pēc [http://toolbox.xilinx.com/docsan/xilinx92/books/docs/qst/qst.pdf sekojošas]...</p>
<p><b>New page</b></p><div>* Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu Verilog valodā pēc [http://toolbox.xilinx.com/docsan/xilinx92/books/docs/qst/qst.pdf sekojošas] specifikācijas<br />
* Uzdevums 2: Veikt izveidotā projekta lejupielādi uz Xilinx Spartan 3E platformas<br />
* Uzdevums 3: Papildināt izveidoto projektu ar frekvences dalītāju, kas nodrošina Verilog moduļa ''counter'' ieejā ''CLOCK'' signālu ar frekvenci 1Hz</div>Artis