Artis: New page: === 1. Praktiskie darbi === * Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu pēc sekojošas specifikācijas: {| border=1 cellspacing=0 cellpadding...

2008-10-13T09:00:32Z

New page: === 1. Praktiskie darbi === * Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu pēc sekojošas specifikācijas: {| border=1 cellspacing=0 cellpadding...

New page

=== 1. Praktiskie darbi ===
* Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
! INPUT1
! INPUT2
! INPUT3
! INPUT4
! OUTPUT
|-
| X
| X
| 0
| 0
| INPUT1 AND INPUT2
|-
| X
| X
| 0
| 1
| NOT(INPUT1)
|-
| X
| X
| 1
| 0
| INPUT1 OR INPUT2
|-
| X
| X
| 1
| 1
| INPUT1 XOR INPUT2
|}
* Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform
* [http://jupiter.cs.fmf.lu.lv/~kursi/dip/LU-DIP-B-PD1.zip Šeit] iespējams apskatīt izpildīta praktiskā darba paraugu

=== 2. Praktiskie darbi ===
* Uzdevums 1: Xilinx ISE vidē realizēt loģisko shēmu - RS trigeri
* Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform
* Uzdevums 3: Xilinx ISE vidē realizēt loģisko shēmu pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
! INPUT1
! INPUT2
! INPUT3
! INPUT4
! OUTPUT1
! OUTPUT2
! OUTPUT3
|-
| X
| X
| X
| X
| NOT(INPUT1)
| INPUT2
| INPUT1 AND INPUT2
|}
* Uzdevums 4: Veikt izveidotās loģiskās shēmas piesaisti Xilinx Spartan 3E platformai pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
! INPUT1
! INPUT2
! INPUT3
! INPUT4
! OUTPUT1
! OUTPUT2
! OUTPUT3
|-
| SW0
| SW1
| SW2
| SW3
| LED0
| LED1
| LED2
|}
* Uzdevums 5: Veikt izveidotās loģiskās shēmas lejupielādi uz Xilinx Spartan 3E platformas
* Uzdevums 6: Pārbaudīt lejupielādētās loģiskās shēmas darbības atbilstību sākotnējai specifikācijai
* [http://jupiter.cs.fmf.lu.lv/~kursi/dip/LU-DIP-B-PD2.zip Šeit] iespējams apskatīt izpildīta praktiskā darba paraugu

=== 3. Praktiskie darbi ===
* Uzdevums 1: Xilinx ISE vidē realizēt loģisko shēmu pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
! SW0
! SW1
! SW2
! LED0
! LED1
! LED2
|-
| OFF
| OFF
| OFF
| 0.2 Hz
| 0.4 Hz
| 0.7 Hz
|-
| ON
| ON
| ON
| 1.5 Hz
| 3.0 Hz
| 6.0 Hz
|}
* Uzdevums 2: Veikt izveidotās loģiskās shēmas lejupielādi uz Xilinx Spartan 3E platformas
* Uzdevums 3: Pārbaudīt lejupielādētās loģiskās shēmas darbības atbilstību sākotnējai specifikācijai
* [http://jupiter.cs.fmf.lu.lv/~kursi/dip/LU-DIP-B-PD3.zip Šeit] iespējams apskatīt izpildīta praktiskā darba paraugu

=== 4. Praktiskie darbi - 1.daļa ===
* Uzdevums 1: Xilinx ISE vidē realizēt ALU pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
! INPUTS
! OUTPUTS
!
! OPCODE
! RESULT
! OPCODE
! RESULT
! OPCODE
! RESULT
|-
| A(3:0)
| RESULT(3:0)
|
| 000
| A AND B
| 011
| A XOR B
| 110
| ''reserved''
|-
| B(3:0)
| OVERFLOW
|
| 001
| A OR B
| 100
| A ADD B
| 111
| ''reserved''
|-
| OPCODE(2:0)
| ZERO
|
| 010
| NOT(A)
| 101
| ''reserved''
|
|
|}

=== 4. Praktiskie darbi - 2.daļa ===
* Uzdevums 2: Veikt izveidotā ALU piesaisti Xilinx Spartan 3E platformai pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
! Kontrolis
! Darbība
|-
| SW0..SW3
| Ievades datu uzstādīšana
|-
| BTN_WEST
| Ievades datu saglabāšana reģistrā A
|-
| BTN_EAST
| Ievades datu saglabāšana reģistrā B
|-
| BTN_NORTH
| Ievades datu saglabāšana reģistrā OPCODE
|-
| ROT_CENTER
| Izvades datu attēlošana uz LED (LED0..LED3 dati, LED4 OVERFLOW, LED5 ZERO)
|-
| BTN_SOUTH
| Izvades datu dzēšana
|-
|
| Vadības pogu nospiešana tiek dublēta ar LED7 iedegšanos
|}
* Uzdevums 3: Veikt izveidotā ALU lejupielādi uz Xilinx Spartan 3E platformas
* Uzdevums 4: Sagatavot 5 testpiemērus ALU darbības pārbaudei
* Uzdevums 5: Pārbaudīt cita studenta lejupielādētā ALU darbības atbilstību sākotnējai specifikācijai (students A pārbauda studenta B shēmu, students B - studenta C, utt.)

LU-DIP-B:PD - Revision history

Artis: New page: === 1. Praktiskie darbi === * Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu pēc sekojošas specifikācijas: {| border=1 cellspacing=0 cellpadding...