Leo: Created page with " '''Īssaites:''' Kalendārs | Uzdevumi | Resursi | #{{CURRENTDAY2}}.{{CURRENTMONTH}}.{{CURRENTYEAR}} | Šodi..."

2021-01-28T20:09:17Z

Created page with "<big> '''Īssaites:''' Kalendārs | Uzdevumi | Resursi | </big> #{{CURRENTDAY2}}.{{CURRENTMONTH}}.{{CURRENTYEAR}} | Šodi..."

New page

<big>
'''Īssaites:'''
[[#Kalendārs | Kalendārs]] |
[[#Uzdevumi | Uzdevumi]] |
[[#Resursi | Resursi]] |
</big>
[[#{{CURRENTDAY2}}.{{CURRENTMONTH}}.{{CURRENTYEAR}} | Šodiena... (ja ir lekcija)]]

{{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}}

* Pasniedzējs: Leo Seļāvo
* {{KursiGGroup|lu-dip-b}}

Kurss šajā semestrī tiks vadīts attālināti, tāpēc klātienes lekcijas nebūs, izņemot kad iepriekš paziņots.

Wiki informācija tiks atjaunota tuvākajās dienās. Līdz tam lūdzu sekot kursa slack kanālam.

== Darbu iesniegšana un vērtēšana ==
{{KursiMD|DIP|50%|10%}}

== Kalendārs ==

{| border=1 cellspacing=0 cellpadding=4
|-
! Datumi
! Kursa saturs
! Uzdevumi
|-
|
===== 11.09.2020 =====
| [http://selavo.lv/kursi/dip/L01-Introduction.1.02.pdf Ievadlekcija. Digitālās projektēšanas process.]

PD: Iepazīšanās ar PYNQ platformu.

|
|-
|
===== 18.09.2020 =====
|
[http://selavo.lv/kursi/dip/L02-Spartan3E.1.01.pdf Digitālo iekārtu izstrādes pamatelementi.]

* PYNQ platformas apskats.
|
[[#PY1]] praktiskais darbs
|-
|

===== 25.09.2020 =====
| [http://selavo.lv/kursi/dip/L03-Triggers&Clock.1.02.pdf Trigeri. Pulkstenis.]

|
[[#PY2]] praktiskais darbs
|-
|

===== 02.10.2020 =====
| [http://selavo.lv/kursi/dip/L04-CPUPartOne.1.02.pdf CPU. DataPath. ALU.]

|
[[#PY3]] praktiskais darbs
|-
|

===== 09.10.2020 =====
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]

|
[[#PS1]] praktiskais darbs
|-
|

===== 16.10.2020 =====
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]
[http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]


|
[[#PS2]] praktiskais darbs
|-
|

===== 23.10.2020 =====
| [https://drive.google.com/open?id=0B55VrJN-wdIgdXJLaFdFaWNPNWs Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)]
[http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]

|
[[#PV1]] praktiskais darbs. Verilog un galīgo stāvokļu automāts (FSM).
|-
|

===== 30.10.2020 =====
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]

|
Turpinam [[#PV1]] praktisko darbu. Mērķis - ssimulēt jūsu dizainu ISE ISIM vidē.
|-
|

===== 06.11.2020 =====
| [https://courses.cs.washington.edu/courses/cse378/10sp/lectures/lec09-perf.pdf Vientakts Procesors.] Veiktspējas analīze.

|
[[#PD6]]: Divu procesoru salīdzinoša veiktspējas analīze.
|-
|

===== 13.11.2020 =====
|
Kopnes, saskarnes, to iedalījums.
* [https://drive.google.com/open?id=0B55VrJN-wdIgQkZHVWNSN3JxZ00 Slaidi]

[https://drive.google.com/open?id=0B55VrJN-wdIgYjhWQkxFbXNJbUE Integrālo mikroshēmu kopnes.]

|
'''Vidus semestra kontroldarbs'''
|-
|

===== 20.11.2020 =====
|


[http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]


|
[[#PV2]] - Reģistra fails un simulācija. Termiņš: Verilog - dienas beigas. Simulācija - līdz nākamai lekcijai.
|-
|

===== 27.11.2020 =====
|
FPGA uzbūve un izstrādes dzīves cikls. Map, place, route.
* [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf Slaidi]

* [http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] (lekciju slaidi no Lund University)
* [https://slideplayer.com/slide/3380815/ Basic FPAG Architectures] (slaidi no Xilinx)

|
Kursa projekta idejošana, projekta grupas izveide.

|-
|

===== 04.12.2020 =====
|
[http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]

|
Diskusija par kursa projektu. Darbs pie kursa projekta.
|-
|

===== 11.12.2020 =====
|
[http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]

[https://cseweb.ucsd.edu/classes/su06/cse141/slides/s09-pipeline-1up.pdf Designing a Pipelined CPU] (lekciju slaidi no UCSD)

Diskusija par kursa projektiem.
|
Termiņš: [[#PP]] - Kursa projekta pieteikums
|-
|

===== 18.12.2020 =====
|
Kursa kopsavilkums.

|
|-
|

===== xx.12.2020 - xx.01.2021 =====
| Ziemassvētku un Jaungada brīvdienas
|
|-
|
===== 22.01.2021 =====
|
'''10:30: Eksāmens'''

Projektu prezentācijas - kursa noslēgums
|
[[#EX]] - '''Eksāmena nodevumi''' aprakstīti šeit

|}

=Uzdevumi=
== Praktiskie darbi (PD) ==

===PY1===
'''PYNQ un PMOD ievads'''

PY1 - parādīt skaitli 42 uz PMOD 7-segmentu dubulto LED indikatoru
* [https://pynq.readthedocs.io/en/v2.0/pynq_libraries/pmod.html PYNQ un PMOD]
* [https://pynq.readthedocs.io/en/v2.5.1/pynq_package/pynq.lib/pynq.lib.pmod.html#module-pynq.lib.pmod.pmod_io Pmod_IO klase]
* [https://store.digilentinc.com/pmod-ssd-seven-segment-display/ 7 segmentu PMOD modulis]

Iesūtīt estudijās Jupyter notebook ar attiecīgās programmas tekstu.

===PY2===
'''PYNQ un rotējošais kodētājs'''

Izmanojot PYNQ un Rotējošā kodētāja PMOD moduli izvadīt us ekrāna skaitli, kas palielina vai samazina vērtību atkarībā no pogas griešanas virziena.

* [https://pynq.readthedocs.io/en/v2.0/pynq_libraries/pmod.html PYNQ un PMOD]
* [https://pynq.readthedocs.io/en/v2.5.1/pynq_package/pynq.lib/pynq.lib.pmod.html#module-pynq.lib.pmod.pmod_io Pmod_IO klase]
* [https://reference.digilentinc.com/reference/pmod/pmodenc/start Rotējošā kodētāja PMOD modulis]

Iesūtīt estudijās Jupyter notebook ar attiecīgās programmas tekstu.

===PY3===
'''PYNQ un ultraskaņas distances sensors ar seriālo protokolu'''

Izmanojot PYNQ un MAXSONAR PMOD moduli izvadīt uz ekrāna skaitli, kas norāda distanci līdz sensoram. Izmantot seriālā protokola iespēju ko nodrošina ultraskaņas sensors.

* [https://pynq.readthedocs.io/en/v2.0/pynq_libraries/pmod.html PYNQ un PMOD]
* [https://pynq.readthedocs.io/en/v2.5.1/pynq_package/pynq.lib/pynq.lib.pmod.html#module-pynq.lib.pmod.pmod_io Pmod_IO klase]
* [https://reference.digilentinc.com/reference/pmod/pmodmaxsonar/start MAXSONAR PMOD modulis]

Iesūtīt estudijās Jupyter notebook ar attiecīgās programmas tekstu.

===PS1===
Spartan 3E praktiskais darbs.
Izveidot shēmu, kompilēt, un testēt uz Spartan 3E aparatūras
* Slēdzis SW1 ieslēdz LED1
* SW2 xor SW3 ==> LED3
Rezultātu atrādīt pasniedzējam.

===PS2===
Spartan 3E praktiskais darbs.
Izveidot shēmu, kompilēt, un testēt uz Spartan 3E aparatūras
* LED7 ieslēdzas un izslēdzas ar frekvenci reizi sekundē.
* Izmantot iebūvēto 50MHz takts ģeneratoru
Rezultātu atrādīt pasniedzējam.

===PV1===
'''Verilog un galīgo stāvokļu automāti (FSM)'''

Izveidot FSM (diagrammu) luksoforam, kurš maina gaismas no zaļās uz dzelteno un tad sarkano, tad atkal dzelteno, un tad visu atkārto.
* Ieeja: takts signāls CLK
* Izeja: trīs krāsu signāli: GREEN, YELLOW, RED
* Ilgums krāsām: zaļajam 7 taktis, dzeltenajam 1 takts, sarkanajam 7 taktis.
* Uzdevumi:
** Uzzīmēt FSM diagrammu ar stāvokļiem un pārejām šādai sistēmai. Iesniegt PDF failā.
** Uzrakstīt kodu Verilog valodā, iesniegt pirmkoda failu luksofors.v.
** Rezultātus iesniegt e-Studijās kā '''PV1'''
'''II daļa'''
* Simulēt Verilog kodu Xilinx Webpack/ISE ietvarā, izmantojot ISIM.
** [https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ug682.pdf ISim indepth tutorial]

===PV2===
'''Reģistru fails un simulācija'''

Izveidot 32x32 reģistru failu procesoram. Veikt simulāciju ar ISim, kas pārbauda tā darbību.

* Reģistru failā ir 32 biti
* Katrs reģistrs ir 32 bitus garš
* Turpmāk aprakstā portu/signālu bitu skaits tiek norādīts aiz tiem iekavās.
* Ir divi porti A(32) un B(32), kas ļauj vienlaicīgi nolasīt divu reģistru vērtības. Lasāmo reģistru adreses tiek norādītas ar AA(5) un AB(5)
* Ir viens ports D(32), kas ļauj ierakstīt viena reģistra vērtību CLK uzlecošās frontes notikuma brīdī, ja ir iespējota rakstīšana ar signālu WR. Reģistrs, kurā rakstīt, tiek norādīts ar signālu AD(5).
* Lasīšanas un rakstīšanas darbībām jāvar notikt paralēli, vienlaicīgi.

Simulācijas daļā demonstrēt, kā informācija tiek rakstīta visos reģistros, kā arī lasīta no tiem. Lai veiktu šo simulāciju, izveidot testa moduli (testbench) atsevišķā Verilog failā.

Iesūtīt e-Studijās:
* PV2-kods - Verilog pirmkodu reģistru failam un tā testa modulim.
* PV2-simulacija - PDF failu ar ekrāna šāviņu/iem no ISim, kas demonstrē korektu reģistra faila darbību.

== PD - praktiskie darbi ar aparatūru zemā līmenī ==

Spartan 3E - projekta iestatījumi:
* Target device: xc3s500e-4fg320

Praktiskie darbi:
* [[DIPb10:PD1 | PD1]]
* [[DIPb10:PD2 | PD2]]
* [[DIPb10:PD3 | PD3]]
* [[DIPb10:PD4 | PD4]]
* [[DIPb10:PD5 | PD5]]

===PD6===
Izvēlēties divus līdzīgus procesorus kas tiek izmantoti vai nu galda datoros, vai viedtālruņos, vai mikrokontrolieros un salīdzināt to veiktspēju līdzīgi kā tas tika darīts lekcijā. Pamatot savu analīzi ar attiecīgām atsaucēm uz dokumentāciju, ko esat atradis par šiem procesoriem.

Iesniegt aprakstu PDF formātā estudijās līdz praktisko darbu lekcijas laika beigām.

== Mājas darbi (MD) ==

==== MD1 ====
Mērķis: apgūt Spartan-3E attīstītājrīku un darba plūsmu veidojot vienkāršas digitālas iekārtas.

Realizēt sekojošu funkcionalitāti ar Spartan-3E rīka palīdzību:
* Divi slēdzīši tiek izmantoti kā ieejas signāli loģikas funkcijām.
* Divi LED seko slēdzīšu stāvoklim: ja ieslēgts slēdzis, LED spīd (nozīmē stāvokli "1")
* Pieci LED attēlo sekojošu funkciju vērtības: AND, OR, NAND, NOR, XOR

Izveidot shēmu Xilinx ICE rīkā, kompilēt to un pārbaudīt tās darbību uz jums izsniegtā "dēļa" - Spartan attīstītājrīka.

==== MD2 ====
Mērķis: apgūt takts ģeneratora funkcionalitāti un frekvences dalīšanas elementus.

Uzdevums:
* Izveidot shēmu kas ņem Spartan-3E rīka iebūvētā takts ģeneratora signālu un izvada 1Hz signālu uz LED: tā, ka LED ir 1 sekundi ieslēgta un tad 1 sekundi izslēgta, un tā joprojām.
* Kompilēt risinājumu un pārbaudīt darbībā uz Spartan-3E attīstītājrīka.



== Kursa projekts (KP) ==



==== PP ====
Projekta pieteikums:
Kursa beigu projekta tēmu studenti izvēlas individuāli un saskaņo ar pasniedzēju.

Estudijās zem nodevuma PP jāiesniedz projekta apraksts ('''PDF''' faila formātā), kas atbild uz sekojošiem jautājumiem:
* Vārds studentam vai arī visiem komandas studentiem, kas piedalās šajā projektā.
* Projekta apraksts, motivācija.
* Risinājuma apraksts, īsumā.
* Projekta komponentes. Studentu atbildības sadalījums pa komponentēm.
* Nepieciešamie resursi.
* Izpildes plāns ar starprezultātu datumiem un sasniedzamajiem mērķiem šajos datumos.

==== EX ====
Projekta risinājuma iesniegums - eksāmens.

Jāiesniedz:
* Tehniskais risinājums ar visu pirmkodu un projekta konfigurācijas failiem kā zip fails.
* Plakāts PDF formātā, kasilustrē projektu, motivāciju, rezultātus un secinājumus.
* Eseja PDF formātā par projekta izpildi un rezultātiem. Esejā jāiekļauj:
** Autoru saraksts un katra ieguldījums projektā.
** Saite uz projekta demonstrācijas video.
** Projekta apraksts ar attiecīgām diagrammām un attēliem.
** Simulācijas testu rezultāti, kas apliecina korektu darbību.
** Esejai komplektā ar plakātu jādod pilnīgs ieskats visos projekta aspektos.

{{DIP_saites}}

LU-DIP-b20 - Revision history

Leo: Created page with " '''Īssaites:''' Kalendārs | Uzdevumi | Resursi | #{{CURRENTDAY2}}.{{CURRENTMONTH}}.{{CURRENTYEAR}} | Šodi..."