Leo: New page: {{LUDFKurss|Digitālā projektēšana [M]|DIP|DatZ7014|2DAT7014|maģistru un doktorantu}} = Par kursu = Kursa mērķi ir iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, d...

2018-09-03T18:42:23Z

New page: {{LUDFKurss|Digitālā projektēšana [M]|DIP|DatZ7014|2DAT7014|maģistru un doktorantu}} = Par kursu = Kursa mērķi ir iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, d...

New page

{{LUDFKurss|Digitālā projektēšana [M]|DIP|DatZ7014|2DAT7014|maģistru un doktorantu}}

= Par kursu =

Kursa mērķi ir iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, darba plūsmu, problēmām un risinājumiem. Kursa ietvaros tiek apskatīti digitālu iekārtu un datoru arhitektūras pamata un arī sarežģītākas pakāpes elementi.
Kursā studenti izstrādā praktiskos darbus un kursa projektu, kura rezultāts ir digitāla iekarta, piemēram procesors, mini dators, grafikas kontrolieris, kalkulators, paralēlas attēlu apstrādes iekārta un citas iekārtas.

Kursa sākumā jāpiesakās attiecīgajai google-grupai, lai varētu sekot kursa aktualitātēm un piedalīties (neklātienes) diskusijās.

=== Administratīvā informācija===
* Pasniedzējs: Leo Seļāvo ''(epasts: vards.uzvards @ gmail.com)''
* {{KursiGGroup|lu-dip-m}}



{{KursiMD|DIP|50%|10%}}

= Kalendārs =

{| border=1 cellspacing=0 cellpadding=4
|-
! Datums, nedēļa
! Kursa saturs
! Uzdevumi un piezīmes
|-
|
==== 08.02.2018. ====
|
Digitālas iekārtas vispārējā arhitektūra un uzbūve.
Digitālā projektēšana, ievads, darba plūsma. Map, place, route. "Timing back annotation".
|
|-
|
==== 16.02.2018. ====
|
Digitālo iekārtu pamatelementi, tranzistors, invertors, NAND un NOR elementi no tranzistoriem, to loģiskā uzbūve un īpašības.
Loģiskie elementi, minimālā kopa. Pāreja no loģiskajām izteiksmēm un tabulām uz realizāciju ar loģiskajiem elementiem. Kombinētie loģiskie elementi. Dešifrators, multipleksors, frekvences dalītājs un citi elementi.
Atmiņas elementi, RS un D trigeris.
|
Pasludināts praktiskais darbs [[#PD1 | PD1]].
|-
|
==== 22.02.2018.====
|
Reģistri un uz tiem bāzētas iekārtas. Bīdes reģistri. Skaitītāji. RS un D trigeri. Uzstādīšanas un noturēšanas laiku ierobežojumi.

Galīgie automāti un to pielietojumi un realizācija digitālajās iekārtās. Diagrammas, tabulas attēlojums. Realizācija uz loģiskajām izteiksmēm un shēmas elementiem. Pielietojumi.
|
Pasludināts mājas darbs [[#MD1 | MD1]].
|-
|

==== 01.03.2018. ====
|
Aparatūru aprakstošas valodas (HDL), Verilog. Valodas elementi simulācijai un sintēzei. Uzvedības un struktūras apraksts. Moduļi. Datu tipi, signāli un reģistri.

* [http://www.ece.umd.edu/class/enee359a/verilog_tutorial.pdf Verilog tutorial] no UMD.
* [http://www.asic-world.com/verilog/veritut.html Verilog tutorial] no ASIC world.
* [https://www.dropbox.com/s/if1f464umij1sqe/Verilog.SLIDES.pdf?dl=0 Verilog lekcijas slaidi] no CMU.
|

|-
|

==== 08.03.2018.====
|
* Procesora arhitektūra. Daudz-takšu un konveijera principi. Instrukciju dešifratora un skaitītāja reģistri. Reģistru fails. Aritmētiski loģiskā iekārta (ALU). Atmiņas saskarne. Instrukciju un datu kešatmiņa.

|
* Mājas darba [[#MD1 | MD1]] termiņš.
* Pasludināts praktiskais darbs [[#PD2 | PD2]].
|-
|

==== 16.03.2018. ====
|

* Procesora instrukciju arhitektūra. Instrukciju tipi un kodēšana. Operandi. RISC un CISC arhitektūras. DLX procesora instrukciju arhitektūra [http://selavo.lv/kursi/dipm/dlx_handout.pdf (slaidi)]. Salīdzinoši piemēri no ARM instrukciju kopas.

|
|-
|

==== 22.03.2018. ====
|
* Diskusija par kursa projektu - (piemēram: video kontrolieris ar OpenGL atbalstu).

* Laika sinhronizācija. Takts ģenerators. Takts signālu nobīde un sadalījuma shēmas. H-koka sadalījums. Digitāli kontrolējami pulksteņi. PLL (phase lock loop). Enerģijas patēriņš, ārējā un čipa iekšējā takts frekvence un takts sadalījuma shēmas.

|
Praktiskais darbs [[#PD3]] - kalkulators.
|-
|

==== 26.03.2018. - 02.04.2018.====
|
''Lieldienu brīvdienas''
|
|-
|

05.04.2018. ====
|
* Galīgie automāti digitālo sistēmu izsrādē. CPU kontrolieris.
|

|-
|

==== 12.04.2018. ====
|
* Programmējamās loģiskas iekārtas, CPLD un FPGA. FPGA uzbūve. Konfigurējami loģiskie elementi. Ievada un izvada elementi. Komunikācija, maģistrāles.
|
|-
|

==== 19.04.2018. ====
|
* Digitālas projektēšanas metrikas. Funkcionalitāte. Izmaksas, fiksētās un mainīgās. Uzticamība, izturība. Trokšņu noturība un imunitāte. Veiktspēja. Ātrums un enerģijas patēriņš. Projektēšanas laiks.
|
|-
|

==== 26.04.2018. ====
|
* FPGA risinājumi satelītu tehnoloģijām, projektu izvēle.
|
|-
|

==== 10.05.2018. ====
|
* Seriālā porta kontroliera darbības principi un realizācija FPGA.
|
|-
|

==== 17.05.2018. ====
|
* Operatīvā atmiņa, statiskā un dinamiskā. Atmiņas matricas un uzbūve. Kešatmiņas. Saskarnes starp atmiņu un citām iekārtām.
|
|-
|

==== 24.05.2018. ====
|
* Superskalārie procesori un to uzbūve. Paralēlu ALU izmantošanas stratēģijas.
|
|-
|

==== 31.05.2018. ====
|
Kopsavilkums
|
|-
|

==== xx.06.2018.====
|
xx:xx '''Eksāmens''' - projektu demonstrācijas un plakāti.
|
|}

= Lekciju video =
Lekciju [https://www.youtube.com/playlist?list=PL32WMyFDbfNnVb3nFI9Tku5O8ukKBxs6Z videomateriāls ir pieejams Youtube]. Sīkāk, pa tēmām:
* [https://youtu.be/sqyLYgVvtr0 Ievads kursa pirmajai daļai.]
* [https://youtu.be/G6abrFbeazw Digitālas sistēmas.]
* [https://youtu.be/6340drM2Fm0 Loģikas pamatelementi.]
* [https://youtu.be/knlFvRxpUuE Tranzistora uzbūve.]
* [https://youtu.be/I-l2bQ-C_VU Tranzistoru lietojumi.]
* [https://youtu.be/hDOUl1ViMdc Laika atkarīgi elementi.]
* [https://youtu.be/1spw-GAsDLk Trigeri un "latch" iekārtas.]
* [https://youtu.be/P2CARhD2k3A CPU uzbūve un konveijera princips.]
* [https://youtu.be/JEiLcHtgSlE FPGA uzbūve.]

= PD - Praktiskie darbi =
Praktiskie darbi.

====PD1====
'''LED un slēdži'''

Mērķi:
* apgūt darba plūsmu ar FPGA shēmas ievadu, kompilāciju un dizaina augžuplādēšanu uz FPGA iekārtas.
* lietot FPGA ievada un izvada portus (pinus).
* lietot elementāras loģikas elementus shēmā.

Izveidot digitālu iekārtu, kas izmanto ievada elementus (slēdžus) un izvada elementus (LED).
* Shēmas ievads
* Kompilācija
* Uzlādēšana uz reālas FPGA iekārtas
* Pārbaude

Iekārtai jāveic sekojošas darbības:
* SW1 slēdzis ieslēdz un izslēdz LED1 spīddiodi.
* SW2 un SW3 slēdži veido ievaddatus XOR elementam, kura rezultats tiek izvadīts uz LED2.
* Spīddiode LED3, kas ieslēdzas un izslēdzas reizi sekundē. SW4 to var apstādināt un iedarbināt.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz Spartan 3E FPGA iekārtas.

====PD2====
'''Šaha laukums'''

Mērķi:
* iepazīties ar VGA signālu protokolu
* izpildīt iekartas dizainu Verilog valodā

Izveidot iekārtu, kas uz monitora ekrāna attēlo 8x8 šaha lauciņu.
Darba gaita iepazīties ar video signāla formu un laika parametriem.
Darbu atļauts izpildīt daļēji vai pilnīgi Verilog valodā.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz Spartan 3E FPGA iekārtas, kam pieslēgts monitors.

====PD3====
'''Kalkulators'''

Mērķi:
* iepazīties ar PS/2 (klaviatūras) protokolu
* Izstrādāt stāvokļu mašīnu - galīgo automātu kalkulatora darbībai

Izveidot digitālu iekārtu, kas darbojas kā kalkulators ar skaitļiem heksadecimālajā sistēmā un var izpildīt saskaitīšanas un atņemšanas operācijas.

Skaitļu ievads ir no klaviatūras, kas pieslēdta ar PS/2 portu.

Skaitļu izvads ir uz LCD ekrāna.

= MD - Mājas darbi =
Mājas darbi.

====MD1====

Novērtēt Spartan 3E attīstītājrīka un FPGA iespējas. Atbildēt uz jautājumu: vai iespējams uz Spartan 3E realizēt datoru, kas varētu darbināt Linux klases operētājsistēmu? Atbildi pamatot, izvērtējot nepieciešamos un pieejamos resursus gan FPGA, gan perifērijas iekārtu kontekstā.

====MD2====

Uzzīmēt un aprakstīt video kontroliera shēmu, kas atbalsta minimālu OpenGL vai līdzīgu instrukciju kopu.
Instrukcijas tiek nodotas no datora pa seriālo portu. Instrukcijas jāatkodē un jāizpilda, izmainot lokālu video buferi. No bufera attēls jāizvada uz iebūvēto VGA portu attēla izvadei.

= Informācijas resursi =

{{DIP_saites}}

LU-DIP-m18 - Revision history

Leo: New page: {{LUDFKurss|Digitālā projektēšana [M]|DIP|DatZ7014|2DAT7014|maģistru un doktorantu}} = Par kursu = Kursa mērķi ir iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, d...