Difference between revisions of "LU-DIP-b13"

From DiLab
Jump to: navigation, search
(Kalendārs)
Line 47: Line 47:
 
Mājas darbs [[DIPb10:MD4 | MD4]]
 
Mājas darbs [[DIPb10:MD4 | MD4]]
 
|-
 
|-
| 04.10.2012
+
| 04.10.2013
 
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]
 
| [http://selavo.lv/kursi/dip/L05-CPUPartTwo.1.02.pdf CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.]
  
Line 54: Line 54:
 
Kursa projekts [[DIPb10:KP1 | KP1]]
 
Kursa projekts [[DIPb10:KP1 | KP1]]
 
|-
 
|-
| 11.10.2012
+
| 11.10.2013
 
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]
 
| [http://selavo.lv/kursi/dip/L06-CPUPartThree.1.02.pdf CPU. DataPath (turpinājums). Zarošanās. Kontrole.]
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].
 
|-
 
|-
| 18.10.2012
+
| 18.10.2013
 
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]
 
| [http://selavo.lv/kursi/dip/L07-CPUPartFour.1.02.pdf CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.]
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP1 | KP1]].
 
|-
 
|-
| 25.10.2012
+
| 25.10.2013
 
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]
 
| [http://selavo.lv/kursi/dip/L08-DLXProcessorAndInstructions.1.01.pdf DLX procesors un instrukcijas.]
 
Kursa projekts [[DIPb10:KP2 | KP2]]
 
Kursa projekts [[DIPb10:KP2 | KP2]]
 
|-
 
|-
| 01.11.2012
+
| 01.11.2013
| '''Vidus semestra kontroldarbs'''
+
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].
 
|-
 
|-
| 08.11.2012
+
| 08.11.2013
| [http://selavo.lv/kursi/dip/L09-HDLVerilog.1.02.pdf Aparatūras apraksta valodas. Verilog.]
+
| '''Vidus semestra kontroldarbs'''
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP2 | KP2]].
 
|-
 
|-
| 15.11.2012
+
| 15.11.2013
 
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]
 
| [http://selavo.lv/kursi/dip/L10-HDLVHDL.1.02.pdf Aparatūras apraksta valodas. VHDL.]
 
Kursa projekts [[DIPb10:KP3 | KP3]]
 
Kursa projekts [[DIPb10:KP3 | KP3]]
 
|-
 
|-
| 22.11.2012
+
| 22.11.2013
 
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]
 
| [http://selavo.lv/kursi/dip/L11-Memory.1.02.pdf Atmiņa. Fiziskās realizācijas varianti.]
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].
 
Praktiskajos darbos turpinām strādāt pie kursa projekta [[DIPb10:KP3 | KP3]].
 
|-
 
|-
| 29.11.2012
+
| 29.11.2013
 
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]
 
| [http://selavo.lv/kursi/dip/L12-MulticycleCPU.1.01.pdf Daudztaktu procesors.]
  
Line 89: Line 89:
 
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)
 
[http://bear.ces.cwru.edu/eecs_318/eecs_318_7.pdf Multicycle CPU] PDF 455.60KB (lekciju slaidi no Case Western Reserve University)
 
|-
 
|-
| 06.12.2012
+
| 06.12.2013
 
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]
 
| [http://selavo.lv/kursi/dip/L13-MulticycleCPUPartTwo.1.02.pdf Daudztaktu procesors (nobeigums).]
  
Line 96: Line 96:
 
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)
 
[http://www.sdsc.edu/~allans/cs141/l11redo.pdf Designing a Pipelined CPU] PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)
 
|-
 
|-
| 13.12.2012
+
| 13.12.2013
 
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]
 
| [http://selavo.lv/kursi/dip/L14-FPGA.1.01.pdf FPGA.]
  
Line 103: Line 103:
 
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University)  
 
[http://www.ppouyan.net/wp-content/uploads/2010/09/fpga.pdf How Does FPGA Work] PDF 1.06MB (lekciju slaidi no Lund University)  
 
|-
 
|-
| xx.12.2012
+
| xx.12.2013
- 01.01.2013
+
- 01.01.2014
 
| Ziemassvētku un Jaungada brīvdienas  
 
| Ziemassvētku un Jaungada brīvdienas  
 
|-
 
|-
| xx.01.2013,  
+
| xx.01.2014,  
xx.01.2013
+
xx.01.2014
 
| Konsultācijas
 
| Konsultācijas
 
|-
 
|-
| xx.01.2013
+
| xx.01.2014
 
| '''xx:xx: Gala eksāmena kontroldarbs'''  
 
| '''xx:xx: Gala eksāmena kontroldarbs'''  
 
|-
 
|-
| xx.01.2013
+
| xx.01.2014
 
| '''xx:xx:  Projektu prezentācijas - kursa noslēgums'''
 
| '''xx:xx:  Projektu prezentācijas - kursa noslēgums'''
 
|-
 
|-

Revision as of 08:50, 8 November 2013

Ievads digitālajā projektēšanā (DIP)

LU DF bakalaura studiju kurss DatZ3074, meklēt eStudijās.


Darbu iesniegšana un vērtēšana

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.

  • Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
  • Ja darbs iesniedzams e-pastā, tad Subj. jānorāda sekojošā formā "DIP MD1 Vards Uzvards" - piemērs MD1 iesniegumam.
  • Iesniegto failu vārdam jābūt sekojošā formātā, ar svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
  • Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
  • Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
  • Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.


Kalendārs

Nedēļas datumi Kursa saturs
02.09.2013

- 09.09.2013

Reģistrācijas nedēļa
06.09.2013 Ievadlekcija. Digitālās projektēšanas process.

Praktiskais darbs PD1.

Mājas darbs MD1

13.09.2013 Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.

Praktiskais darbs PD2.

Mājas darbs MD2

20.09.2013 Trigeri. Pulkstenis.

Praktiskais darbs PD3.

Mājas darbs MD3

27.09.2013 CPU. DataPath. ALU.

Praktiskais darbs PD4.

Mājas darbs MD4

04.10.2013 CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.

Praktiskais darbs PD5.

Kursa projekts KP1

11.10.2013 CPU. DataPath (turpinājums). Zarošanās. Kontrole.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

18.10.2013 CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

25.10.2013 DLX procesors un instrukcijas.

Kursa projekts KP2

01.11.2013 Aparatūras apraksta valodas. Verilog.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

08.11.2013 Vidus semestra kontroldarbs

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

15.11.2013 Aparatūras apraksta valodas. VHDL.

Kursa projekts KP3

22.11.2013 Atmiņa. Fiziskās realizācijas varianti.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

29.11.2013 Daudztaktu procesors.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

Multicycle CPU PDF 455.60KB (lekciju slaidi no Case Western Reserve University)

06.12.2013 Daudztaktu procesors (nobeigums).

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

Designing a Pipelined CPU PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)

13.12.2013 FPGA.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

How Does FPGA Work PDF 1.06MB (lekciju slaidi no Lund University)

xx.12.2013

- 01.01.2014

Ziemassvētku un Jaungada brīvdienas
xx.01.2014,

xx.01.2014

Konsultācijas
xx.01.2014 xx:xx: Gala eksāmena kontroldarbs
xx.01.2014 xx:xx: Projektu prezentācijas - kursa noslēgums

Praktiskie darbi (PD)

Mājas darbi (MD)

Kursa projekti (KP)

Literatūra

Saites

Digital design textbooks @ Digilent Inc.

Xilinx ISE WebPACK 12.2

Xilinx Spartan-3E

Video applications using FPGA

HDL tutorials

Atsauksmes par kursu


Dažādi