LU-DIP-m

Īsceļi: Kalendārs | Video | PD | MD | Resursi | Šodiena: 10.11.2026. : Rītdiena: 11.11.2026. (ja ir lekcija)

Digitālā projektēšana [M] (DIP)

LU DF maģistru un doktorantu studiju kurss DatZ7034, meklēt eStudijās.

Par kursu

Abstract (EN):

The Digital Design course is project-oriented; participants start by developing digital devices using logic gates and eventually create a RISC V processor or a device of similar complexity, using Verilog HDL. We test the designs through simulations and on real FPGA hardware. Knowledge of Verilog HDL is not a prerequisite; students learn it as they go. Besides the project, we discuss advanced topics in Computer Architecture, such as the architecture of a modern pipelined CPU, superscalar processors, dynamic scheduling in hardware and so on. Students who finish the course can claim that they have designed a computer processor from scratch.

Kursa mērķi ir:

iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, darba plūsmu, problēmām un risinājumiem. Kursa ietvaros tiek apskatīti digitālu iekārtu un datoru arhitektūras pamata un arī sarežģītākas pakāpes elementi. Kursā studenti izstrādā praktiskos darbus un kursa projektu, kura rezultāts ir digitāla iekarta, piemēram procesors, mini dators, grafikas kontrolieris, kalkulators, paralēlas attēlu apstrādes iekārta un citas iekārtas.

Administratīvā informācija

• Pasniedzējs: Leo Seļāvo (epasts: vards.uzvards @ gmail.com)

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.

• Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
• Iesniegto failu vārdam jābūt sekojošā formātā, ar _svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
• Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
• Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
• Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.

Kalendārs

Datums	Tēma, saturs	Uzdevumi
5.02.26	Ievads kursā Digitālas iekārtas vispārējā arhitektūra un uzbūve. Digitālā projektēšana, ievads, darba plūsma. Map, place, route. Laika anotācija - ""Timing back-annotation"". Simulācija un testēšana dažādos līmeņos. Mācību materiāli: Ievads (video) Kas ir digitālas sistēmas (video)	PD1 - LED un slēdžī
12.02.26	Digitālo iekārtu pamatelementi Slaidi/video Digitālo iekārtu pamatelementi, tranzistors, invertors, NAND un NOR elementi no tranzistoriem, to loģiskā uzbūve un īpašības. Loģiskie elementi, minimālā kopa. Pāreja no loģiskajām izteiksmēm un tabulām uz realizāciju ar loģiskajiem elementiem. Kombinētie loģiskie elementi. Dešifrators, multipleksors, frekvences dalītājs un citi elementi. Elementi ar atmiņu. RS un D trigeri. ""Latch"" un ""D-Flip-flop"". Reģistri un uz tiem bāzētas iekārtas. Bīdes reģistri. Skaitītāji. Uzstādīšanas un noturēšanas laiku ierobežojumi. CMOS tehnoloģija MOS tranzistora uzbūve un pielietojumi loģisko iekārtu uzbūvē Mācību materiāli: MOS tranzistors kā pamatelements digitālajām iekārtām (video) Loģisko elementu uzbūve ar MOS tranzistoriem (video)
19.02.26	Aparatūru aprakstošas valodas Aparatūru aprakstošas valodas (HDL), Verilog. Valodas elementi simulācijai un sintēzei. Uzvedības un struktūras apraksts. Moduļi. Datu tipi, signāli un reģistri. Mācību materiāli: Verilog tutorial no UMD. Verilog tutorial no ASIC world. Verilog lekcijas slaidi no CMU.	Uzdots MD_RF
26.02.26	Instrukciju kopas arhitektūra Slaidi/video Procesora instrukciju arhitektūra. Instrukciju tipi un kodēšana. Operandi. RISC un CISC arhitektūras. DLX procesora instrukciju arhitektūra. Salīdzinoši piemēri no ARM instrukciju kopas.	Termiņš MD_RF Uzdots MD_ALU
5.03.26	Risc V arhitektūra Vientakts procesora arhitektūra. Instrukciju dešifratora un skaitītāja reģistri. Reģistru fails. Aritmētiski loģiskā iekārta (ALU). Atmiņas saskarne. Instrukciju un datu kešatmiņa. RISC V procesora arhitektūra un instrukciju kopa. Slaidi/video RISC-V arhitektūras procesori un instrukciju kopa. Salīdzinošais ieskats ARM instrukciju kopā. Mācību materiāli: RISCV.org RISC V Green Card RISC-V ISA Manual - tabula ar instrukcijām un to kodiem. Instruction manual (Berkeley universitāte) RISC-V Online Assembler RISCV Interpreter online at Cornell RISCV datapath vizualizācija Risc V un ARM Designing Open Processors at the Barcelona Supercomputing Center (video) Konferences: DAC DATE Euromicro DSD	Termiņš: MD_ALU Uzdots: MD_CPU_v0
12.03.26	Instrukciju atmiņa. RISC V Asemblers Instrukciju atmiņa, reģistrs, dekoderis. PC reģistrs. RISC V Asemblers. GNU rīki kompilācijai. Qemu simulators. GNU asemblera kompilators RISC V arhitektūrai ir pieejams kā riscv64-linux-gnu-as. Ar to ir iespējams kompilēt kodu 32 bitu arhitektūrai RV32i norādot attiecīgu arhitektūras parametru: riscv64-linux-gnu-as -march=rv32e -al test.s Tad kompilēto kodu iespējams dabūt no listinga (to apstrādājot), vai arī no kompilētā elf faila ar objdump.	Termiņš: MD_CPU_v0 Uzdots: MD_CPU_IC
19.03.26	Operatīvā atmiņa Operatīvā atmiņa, statiskā un dinamiskā. Atmiņas matricas un uzbūve. Kešatmiņas. Saskarnes starp atmiņu un citām iekārtām. Resursi: Atmiņas uzbūve no New Mexico Universitātes, VLSI kursa. NAND un NOR zibatmiņa (embedded.com) SLV, MLC, TLC Flash memory (Enterprise storage forum)	Termiņš: MD_CPU_IC Uzdots: MD_CPU_DC
26.03.26	Vadības kontrole Branch instrukcijas. Jump-and-link instrukcijas. To realizācija vientakts procesorā. Branch prediction. Heristikas vadības kontroles optimizācijai. Kešatmiņa. Asociatīvā atmiņa. "N-way set associative cache memory"	Termiņš: MD_CPU_DC Uzdots: MD_CPU_Branch
9.04.26	GPIO GPIO - General Purpose Input Output. Datu ievads un izvads ar kartētu atmiņu (memory mapped IO). Mikrokontroliera perifērijas iekārtu reģistri. Reģistrs lasīšanas un rakstīšanas virzienam. Saskarnes savietošana ar operatīvās atmiņas saskarni.	Uzdots: MD_GPIO
16.04.26	Procesora arhitektūra Slaidi/video Procesora arhitektūra. Daudz-taktu procesors un konveijera princips.	Termiņš: MD_CPU_Branch
23.04.26	Metrikas Digitālas projektēšanas metrikas. Funkcionalitāte. Izmaksas, fiksētās un mainīgās. Uzticamība, izturība. Trokšņu noturība un imunitāte. Veiktspēja. Ātrums un enerģijas patēriņš. Projektēšanas laiks. Slaidi/video Resursi: Silicon lifecycle... When and why ASIC... Dealing with faults on billion-transistor chips (Quora)
30.04.26	Programmējamās loģikas iekārtas Slaidi/video Programmējamās loģikas iekārtas, CPLD un FPGA. FPGA uzbūve. Konfigurējami loģiskie elementi. Ievada un izvada elementi. Komunikācija, maģistrāles. Mācību materiāli: FPGA vs CPLD vs Microcontrollers (from electronicsforu.com) Spartan-3E FPGA Family Data Sheet CoolRunner II CPLD Family
7.05.26	FPGA kā serviss Attālināta FPGA attīstītājrīku programmēšana un testēšana.	Termiņš: MD_GPIO
14.05.26	(Vieslekcija) FPGA pielietojumi kosmosa tehnoloģijās.
21.05.26	Superskalāras arhitektūras Slaidi/video Superskalārie procesori un to uzbūve. Paralēlu ALU izmantošanas stratēģijas.
28.05.26	Dinamiska instrukciju plānošana Instrukciju paralelisms, ciklu atrullēšana, Scoreboarding un Tomasulo arhitektūras. Slaidi: Scoreboarding algoritms Tomasulo algoritms Resursi: Par Tomasulo algoritmu no Wikipedijas Tomasulo simulators
28.05.26	Kopsavilkums Daudzkodolu procesori un CUDA GPU Computing: The Democratization of Parallel Computing - seminārs, ASPLOS'08
11.06.26	Eksāmens 10:30 Eksāmens. Projektu demonstrācijas un plakāti.	Eksāmenā: Risinājuma pirmkods un projekts kā zip fails Dokumentācija jūsu risinājumam "Datasheet". Jānodod eseja (e-studijās), kurā aprakstīti projekta izaicinājumi un sasniegumi kā arī tehniskā informācija par projektu. Bez tam, jāizveido plakāts, kas būs jāprezentē mutiski un jāatbild uz jautājumiem. PDF formātā (e-studijās). Ieteikumi plakāta prezentācijas veidošanā Ja projektā ir demonstrējama daļa, tad jāveic arī tā demonstrācija.

Lekciju video

Lekciju videomateriāls ir pieejams Youtube. Sīkāk, pa tēmām:

• Ievads kursa pirmajai daļai.
• Digitālas sistēmas.
• Loģikas pamatelementi.
• Tranzistora uzbūve.
• Tranzistoru lietojumi.
• Laika atkarīgi elementi.
• Trigeri un "latch" iekārtas.
• CPU uzbūve un konveijera princips.
• FPGA uzbūve.

PD

Praktiskie darbi.

PD1

LED un slēdži

Mērķi

• apgūt darba plūsmu ar FPGA shēmas ievadu, kompilāciju un dizaina augžuplādēšanu uz FPGA iekārtas.
• lietot FPGA ievada un izvada portus (pinus).
• lietot elementāras loģikas elementus shēmā.

Uzdevums

Izveidot digitālu iekārtu, kas izmanto ievada elementus (slēdžus) un izvada elementus (LED).

• Shēmas ievads
• Kompilācija
• Uzlādēšana uz reālas FPGA iekārtas
• Pārbaude

Iekārtai jāveic sekojošas darbības:

• SW1 slēdzis ieslēdz un izslēdz LED1 spīddiodi.
• SW2 un SW3 slēdži veido ievaddatus XOR elementam, kura rezultats tiek izvadīts uz LED2.
• Spīddiode LED3, kas ieslēdzas un izslēdzas reizi sekundē. SW4 to var apstādināt un iedarbināt.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz FPGA iekārtas.

Resusrsi:

• Xilinx Spartan-3E FPGA Starter Kit Board User Guide
• Spartan 3E Tutorial no Queensland University of Technology

PD_Counter

Skaitītāja simulācija

Mērķi

• Iepazīties ar FPGA elementu bibliotēkas skaitītāja moduļiem
• Iemācīties, kā darbināt simulācijas

Uzdevums

• Izveidot shēmu iekārtai, kas izmantojot takts signālu realizē 4 bitu bināru skaitītāju.
• Demonstrēt iekārtas darbību ar simulātoru (ISim vai Modelsim)

Iesniegt

Iesniegt e-studijās:

• PDF dokumentu kurā ir gan iekārtas shēma, gan arī simulācijas rezultāti un īss pieredzes apraksts.

PD_Calc

Kalkulators: stāvokļu diagramma un kontrolieris

Mērķi

• Iepazīties ar galīgo automātu projektēšanu un implementāciju Verilog valodā
• Projektēt digitālu sistēmu ar kontrolieri
• Simulēt kontroliera dizainu

Uzdevums

Izveidot funkcionālu kalkulatora moduli, kas reaģē uz taustiņu signāliem veic saskaitīšanas un atņemšanas operācijas. Kalkulators strādā heksadecimālā sistēmā, tātad, tam ir 16 ciparu taustiņi: 0,1,2...8,9,A,B,C,D,E,F. Bez tam ir arī operāciju taustiņi: CLR - nodzēst rezultātu, un operācijas +, - un =. Nospiežot katru taustiņu tiek pacelts signāls BtnDown. Atlaižot taustiņu tas tiek nolaists. Jāveic sekojoši uzdevumi:

• Izveidot projektu kalkulatoram ar Verilog vai shēmu diagrammu.
• Izveidot kontrolieri, kas balstīts uz vienu vai vairākiem galīgiem stāvokļu automātiem.
• Demonstrēt iekārtas darbību ar simulātoru Xilinx ISim.

Iesniegt

Iesniegt e-studijās:

• PDF dokumentu kurā ir gan iekārtas shēma, gan arī simulācijas rezultāti un īss pieredzes apraksts.
• Iekārtas un testēšanas Verilog pirmkoda failus.

PD_VGA

Šaha laukums

Mērķi

• iepazīties ar VGA signālu protokolu
• izpildīt iekartas dizainu Verilog valodā

Uzdevums

Izveidot iekārtu, kas uz monitora ekrāna attēlo 8x8 šaha lauciņu. Darba gaita iepazīties ar video signāla formu un laika parametriem. Darbu atļauts izpildīt daļēji vai pilnīgi Verilog valodā.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz Spartan 3E FPGA iekārtas, kam pieslēgts monitors.

Izstrādātā risinājuma pirmkoda faili jāarhivē failā vards_uzvards_PD2.zip un jāiesūta e-studijās.

PD_Kbd

Klaviatūra un Ciparu izvads

Mērķi

• iepazīties ar PS/2 (klaviatūras) protokolu
• Izstrādāt stāvokļu mašīnu - galīgo automātu kalkulatora darbībai

Uzdevums

Izveidot digitālu iekārtu, kas darbojas kā kalkulators ar skaitļiem heksadecimālajā sistēmā un var izpildīt saskaitīšanas un atņemšanas operācijas.

Skaitļu ievads ir no klaviatūras, kas pieslēdta ar PS/2 portu.

Skaitļu izvads ir uz LCD ekrāna.

Izstrādātā risinājuma pirmkoda faili jāarhivē failā vards_uzvards_PD3.zip un jāiesūta e-studijās.

MD

Mājas darbi.

MD1

Novērtēt Spartan 3E attīstītājrīka un FPGA iespējas. Atbildēt uz jautājumu: vai iespējams uz Spartan 3E realizēt datoru, kas varētu darbināt Linux klases operētājsistēmu? Atbildi pamatot, izvērtējot nepieciešamos un atbilstošos pieejamos resursus gan FPGA, gan perifērijas iekārtu kontekstā.

Atbilde noformējama kā eseja PDF failā vards_uzvards_MD1.pdf un jāiesūta e-studijās.

MD2

Aprakstīt ideju kursā realizējamam projektam, ko izstrādāsiet uz FPGA iekārtas. Iekļaut sekojošas sadaļas:

• Vai tas ir individuāls vai komandas darbs. Ja komandas, tad pievienot dalībnieku sarakstu un to lomu projektā
• Mērķis un motivācija
• Nepieciešamie resursi
• Risinājuma apraksts
• Realizācijas plāns ar konkrētiem datumiem un starpmērķiem, kas tajos sasniedzami

Atbilde noformējama kā dokuments PDF failā vards_uzvards_MD2.pdf un jāiesūta e-studijās.

MD_OpenGL

Uzzīmēt un aprakstīt video kontroliera shēmu, kas atbalsta minimālu OpenGL vai līdzīgu instrukciju kopu. Instrukcijas tiek nodotas no datora pa seriālo portu. Instrukcijas jāatkodē un jāizpilda, izmainot lokālu video buferi. No bufera attēls jāizvada uz iebūvēto VGA portu attēla izvadei.

Atbilde noformējama kā dokuments PDF failā vards_uzvards_MDx.pdf un jāiesūta e-studijās.

MD_RF

---

Reģistru fails un simulācija

Mērķi

• Pamatelementu un reģistru lietojums Verilog valodā
• Projekta simulācija

Uzdevums

Izveidot 32x32 reģistru failu procesoram. Veikt simulāciju ar ISim, kas pārbauda tā darbību.

• Reģistru failā ir 32 biti
• Katrs reģistrs ir 32 bitus garš
• Turpmāk aprakstā portu/signālu bitu skaits tiek norādīts aiz tiem iekavās.
• Ir divi porti A(32) un B(32), kas ļauj vienlaicīgi nolasīt divu reģistru vērtības. Lasāmo reģistru adreses tiek norādītas ar AA(5) un AB(5)
• Ir viens ports D(32), kas ļauj ierakstīt viena reģistra vērtību CLK uzlecošās frontes notikuma brīdī, ja ir iespējota rakstīšana ar signālu WR. Reģistrs, kurā rakstīt, tiek norādīts ar signālu AD(5).
• Lasīšanas un rakstīšanas darbībām jāvar notikt paralēli, vienlaicīgi.

Demonstrēt iekārtas darbību ar simulatoru ISim (pamācības video)

• Simulācijas daļā demonstrēt, kā informācija tiek rakstīta visos reģistros, kā arī lasīta no tiem. Lai veiktu šo simulāciju, izveidot testa moduli (testbench) atsevišķā Verilog failā.

Iesniegt

Iesniegt e-studijās:

• Verilog pirmkodu reģistru failam un tā testa modulim.
• PDF dokuments ar simulācijas rezultātiem un īsu pieredzes aprakstu.

MD_ALU

---

Aritmētiski loģiskā ierīce (ALU)

Mērķi

• Izpētīt ISA un izstrādāt specifikāciju atbilstošam procesora ALU
• ALU izstrāde

Uzdevums

• Izstrādāt ALU kas atbilst RISCV R32I instrukciju kopai
• ALU nepieciešams nodrošināt sekojošu saskarni:
  • A un B ir datu ievadda maģistrāles, 32 biti, vai ideāli, parametrizējamas.
  • OUT ir rezultāts, arī datu maģistrāle
  • OPCODE - ievads, ALU operācijas kods
  • karodziņi, kas indicē:
    • V - Overflow
    • Z - Zero
    • N - Negative
    • C - Carry
• Demonstrēt iekārtas darbību vairākām instrukcijām, ar simulatoru (ISim)

Resursi

• RISCV reference card - instrukciju tipi, kopsavilkums
• RISCV Reference sheet - instrukciju saraksts
• RISCV specifikācijas protāls un dokumenti

Iesniegt

Iesniegt e-studijās:

• Verilog pirmkoda fails ar iekārtas dizainu.
• PDF dokuments ar simulācijas rezultātiem un īsu pieredzes aprakstu.

MD_CPU_v0

---

CPU prototips

Mērķis

Iepazīt instrukciju dekoderi un aritmētisko instrukciju datu plūsmu.

Uzdevums

• Izstrādāt instrukciju dekoderi pēc RISC V R32I ISA Green card.
• Izstrādāt vienkāršu kontrolieri, kas tulko instrukciju operāciju kodus uz ALU operāciju kodiem, un reģistru faila WE (Write Enable) signālu.
• Izveidot prototipu CPU kas var izpildīt vienkāršas instrukcijas pa vienai.

CPU prototipam (v0) jāsavieno reģistru fails, ALU un instrukciju dekoderis un operāciju kodu kontrolieris tā, lai būtu iespējams ieejā dot vienas instrukcijas 32 bitu kodu, un tā tiktu izpildīta, un rezultāts ierakstīts attiecīgajā reģistrā pēc CLK takts signāla augošās frontes.

• Demonstrēt iekārtas darbību vairākām instrukcijām, ar simulatoru (ISim)

Resursi

• RISC V dokumentācija

Iesniegt

Iesniegt e-studijās:

• Verilog pirmkoda faili ar iekārtas dizainu.
• PDF dokuments ar simulācijas rezultātiem un īsu pieredzes aprakstu.

MD_CPU_IC

---

CPU prototips ar instrukciju kešatmiņu

Mērķis

Iepazīt instrukciju kešatmiņu un RISC V asemblera kompilāciju.

Uzdevums

• Izstrādāt instrukciju kešatmiņu, instrukciju reģistru, PC reģistru.
• Izveidot prototipu CPU kas var izpildīt vienkāršas instrukcijas no instrukciju atmiņas. Katrs takts signāls CLK ielasa un izpilda nākamo instrukciju.
• Izveidot vienkāršu RISC V asemblera programmu instrukciju testēšanai. Kompilēt to ar GNU AS kompilatoru.
• Instrukciju kešatmiņas modulim ielasīt kompilētu programmu (no teksta faila), Verilog kompilācijas solī.

• Demonstrēt iekārtas darbību ar simulatoru (ISim)

Resursi

• RISC V dokumentācija
• RISC V Assembly manual
• RISC V Green card
• RiscV kompilators online

GNU asemblera kompilators RISC V arhitektūrai ir pieejams kā riscv64-linux-gnu-as. Ar to ir iespējams kompilēt kodu 32 bitu arhitektūrai RV32i norādot attiecīgu arhitektūras parametru:

riscv64-linux-gnu-as -march=rv32e -al test.s

Tad kompilēto kodu iespējams dabūt no listinga (to apstrādājot), vai arī no kompilētā elf faila ar objdump.

Iesniegt

Iesniegt e-studijās:

• Verilog un citi saistītie pirmkoda faili ar iekārtas dizainu.
• Testa programma asemblerā
• PDF dokuments ar simulācijas rezultātiem un īsu pieredzes aprakstu.

MD_CPU_DC

---

CPU prototips ar datu kešatmiņu

Mērķis

Iepazīt datu kešatmiņu un saskarni ar operatīvo atmiņu.

Uzdevums

• Izstrādāt datu kešatmiņu.
• Izveidot prototipu CPU kas var izpildīt vienkāršas instrukcijas ar atmiņu, piemēram Load un Store.
• Izveidot vienkāršu RISC V asemblera programmu instrukciju testēšanai. Kompilēt to ar GNU AS kompilatoru.
• Demonstrēt iekārtas darbību ar simulatoru (ISim)

Resursi

• RISC V dokumentācija
• RISC V Assembly manual
• RISC V Green card

Iesniegt

Iesniegt e-studijās:

• Verilog pirmkoda faili ar iekārtas dizainu.
• PDF dokuments ar simulācijas rezultātiem un īsu pieredzes aprakstu.

MD_CPU_Branch

---

CPU prototips ar Branch un Jump-and-link instrukciju realizāciju

Mērķis

Iepazīt Branch un Jump-and-link instrukciju darbības un dizaina principus.

Uzdevums

• Izstrādāt Branch instrukcijas saskaņā ar RISC V instrukciju kopu
  • BEQ, BNE, BLT, BGE, BLTU, BGEU.
• Izstrādāt Jump-and-link instrukcijas saskaņā ar RISC V instrukciju kopu
  • JAL, JALR
• Izveidot prototipu CPU kas var izpildīt vadības kontroles instrukcijas.
• Izveidot vienkāršu RISC V asemblera programmu instrukciju testēšanai. Kompilēt to ar GNU AS kompilatoru.
• Demonstrēt iekārtas darbību ar simulatoru (ISim)

Resursi

• RISC V dokumentācija
• RISC V Assembly manual
• RISC V Green card
• RISC V unofficial Reference card

Iesniegt

Iesniegt e-studijās:

• Verilog pirmkoda faili ar iekārtas dizainu.
• PDF dokuments ar simulācijas rezultātiem un īsu pieredzes aprakstu.

MD_GPIO

---

Universāls perifērijas datu ievads un izvads (GPIO)

Mērķis

Iepazīt datu apmaiņas principus starp mikroprocesoru un perifērijas iekārtām.

Uzdevums

• Izstrādāt moduļus pikrokontroliera ārējai iekārtai GPIO, kas spēj nodot un lasīt datus rakstot īpašā adresē.
  • Ieslēgt un izslēgt 8 LED, kas kartēti uz vienu baitu atmiņā. Katram LED atbilst savs bits baitā.
  • Nolasīt 8 slēdžu (Switch) stāvokļus lasot vienu baitu pēc konkrētas atmiņas adreses. Katram slēdzim atbilst savs bits baitā.
  • Realizēt GPIO iekārtas saskarni caur baitu konkrētā adresē operatīvajā atmiņā.
    • 8 LED baita adrese: 0x40000000. Bita vērtība 0 nozīmē "izslēgts", un 1 nozīmē ieslēgts. Šo baitu jāmāk ne tikai rakstīt bet arī lasīt.
    • 8 Slēdžu baita adrese: 0x40000004. Bita vērtība 0 nozīmē izslēgts, 1 nozīmē ieslēgts. Šo baitu var tikai lasīt. Rakstīšanai šajā adresē nav ietekmes.
    • ja tiek pievienoti vēl citi GPIO moduļi, adreses turpinās no 0x40000008, katra nākamā par vietu vārdu (4 baitiem) uz priekšu.
      • Papildus iespējams realizēt saskarni katram GPIO blokam ar diviem reģistriem: Datu virziena reģistru un Datu vērtības reģistru.
      • Rakstot datu virziena reģistrā biti 0 nozīmē lasīšana/ievads un 1 nozīmē rakstīšana/izvads
      • Datu vērtības reģistru var gan lasīt gan rakstīt.
      • Viena reģistra ietvaros dažādiem bitiem var būt dažādas funkcijas.

• Dizainu organizēt tā, lai izveidotie GPIO moduļi var tikt pielietoti arī citām perifērijas iekārtām:
  • Konfigurējot piekļuvi ārējām iekārtām caur UCF failu
  • Integrējot citus iekšējos moduļus kas izstrādāti Verilog vai shēmtehnikā.

• Integrēt GPIO jūsu CPU projektā.
• Izveidot vienkāršu RISC V asemblera programmu GPIO testēšanai. Kompilēt to ar GNU AS kompilatoru.
• Demonstrēt iekārtas darbību ar aparatūru.

Piemēram var apskatīt GPIO organizāciju dažādu mikrokontrolieru dokumentācijā, piemēram Atmega328p.

Resursi

• Atmega328p mikrokontroliera dokumentācija
• UCF faila piemērs ANVYL attīstītājrīkam
• General purpose input/output - Wikipedia

Iesniegt

Iesniegt e-studijās:

• Verilog pirmkoda faili ar iekārtas dizainu.
• PDF dokuments ar rezultātiem un īsu pieredzes aprakstu.

Termini

• IC - Integrated Circuit - mikroshēma.
• FPGA - Field Programmable Gate Array - Konfigurējams loģisko un citu elementu čips, "lego" kluči digitālai elektronikai.
• EDA - Dizaina plūsma: Electronic Design Automation (wikipedia)
• RTL - Register-Transfer Level - dizaina abstrakcija, kurā dati plūst starp reģistriem.
• GDSII - Binārs datubāzes falia formāts IC dizaina apmaiņai industrijā.

Resursi

• Computer organization and design: the hardware/software interface
  • Computer Organization & Design The Hardware/Software Interface, 2nd Edition PPT 5.89MB (lekciju slaidi no National Chiao Tung University)
  • Computer Organization & Design The Hardware/Software Interface, 3nd Edition PPT 1.86MB (lekciju slaidi no National Chiao Tung University)

• Computer architecture: a quantitative approach

• The designer's guide to VHDL

• FPGA-Based Prototyping Methodology Manual: Best practices in Design-for-Prototyping (FPMM) is a comprehensive and practical guide to using FPGAs as a platform for SoC development and verification.

• FPGA 101 - Making awesome stuff with FPGAs: Karsten Becker @ 30th Chaos Communication Congress [30c3] by the Chaos Computer Club

Digital design textbooks @ Digilent Inc.

• Introduction to Digital Design - Verilog Edition (PDF)
• Introduction to Digital Design - VHDL Edition (PDF)

• Real Digital - A hands-on approach to digital design
  • Module 1: Introduction to Electronic Circuits PDF 465.54KB
  • Module 2: Introduction to Digilent's Digital Design Circuit Boards PDF 65.94KB
  • Module 3: Circuit Structure with an Introduction to CAD Tools PDF 247.60KB
  • Module 4: Logic Minimization PDF 353.07KB
  • Module 5: Introduction to VHDL PDF 197.37KB
  • Module 6: Combinational Circuit Blocks PDF 244.46KB
  • Module 7: Combinational Arithmetic Circuits PDF 361.00KB
  • Module 8: Signal Propagation Delays PDF 126.77KB
  • Module 9: Basic Memory Circuits PDF 232.41KB
  • Module 10: The Structural Design of Sequential Circuits PDF 245.58KB

Saites

Xilinx produkti (FPGA čipi)

• Xilinx kompānijas (FPGA ražotājs) portāls
• Spartan 3E FPGA Family datasheet
• Spartan-6 FPGA Family datasheet
• Using Digital Clock Managers (DCMs) in Spartan-3 FPGAs

Xilinx attīstītajrīki

DiLab ir pieejami sekojoši Xilinx (Digilent) attīstītajrīki:

• ANVYL
  • Anvyl Reference Manual: (PDF) (Website)
  • ANVYL programmēšana - Pamācība, kā uzlādēt dizainu uz Anvyl dēļa
  • UCF file templates.

• PYNQ -Z1
  • Build and Program FPGA-Based Designs Quickly with Python and Jupyter Notebooks - with Zynq (PYNQ)

• Spartan-3E
  • Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
  • Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
  • Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB
  • UCF file templates.

• Spartan-1600e

• XUP V2P, no Xilinx University Program

PMOD papildus moduļi

Mums ir pieejami dažādi PMOD perifērijas iekārtu moduļi (pārsvarā 1x6 formātā) par kuriem sīkāk var lasīt Digilentic portālā.

• ADC modulis PmodAD1 PB200064
• DAC modulis: PmodDA2 PB200-113
• 3.5mm konektori ar pastiprinātāju: PmodAmp1
• RCA konektori: Pmod CON4 (CON1 RevB)
• BNC konektori: Pmod CON2 PB200066
• 7-segmentu LED x 2: PmodSSD
• Pmod LED x 4: PB200076
• Komutācijas modulis PTPH PB200-001
• Seriālā zibatmiņa: PmodSF
• Video signālu dekodera modulis VDEC1
• Pmod kabelis 6x1
• Skaļrunis ar 3.5mm konektoru: SPEAKER

• Konektors vadiem PmodCON1
• Rotējošais enkoderis PmodENC
• USB saskarne PmodUSBUART
• Ultraskaņas distances mērītājs PmodMAXSONAR
• Audio DAC SPI PmodMIC3

Xilinx ISE instalācija

Xilinx ISE WebPACK (14.7)

• ISE 14.7 instalācija

Xilinx ISE lietošana

• UCF failu šabloni FPGA platformām.

Vispārīga lietošana

• ISE In-Depth Tutorial (ver.14.7) PDF
• Xilinx ISE dokumentācija - dažādi dokumenti

Simulācija ar ISim

• Kā lietot iSim (video, Leo Seļāvo)
• ISim User Guide (ver.14.7) PDF 1.96MB
• ISim in-depth Tutorial PDF

Simulācija ar ModelSim

• Xilinx ISE In-Depth Tutorial - PDF
• Pamācība no Pensilvānijas Universitātes
• How to do a Timing Simulation using Modelsim and Xilinx ISE - video pamācība

Video applications using FPGA

• FPGA Pong by Steve Chamberlin
• Pong Game by Jean P. Nicolle

ANVYL attīstītājrīks

ANVYL ir Xilinx Spartan 6G FPGA bāzēts attīstītājrīks ar dažādām papildus un perifērijas iekārtām.

• ANVYL programmēšana - kā uzlādēt dizainu uz Anvyl dēļa
• Video ar Anvyl programmēšanas piemēru

PYNQ ietvars

PYNQ ir ietvars kas iespējo FPGA aparatūras funkciju izmantošanu ar Python programmēšanas valodu. Atbalstītā aparatūra iekļauj ZYNQ.

PYNQ informācijas avoti:

• getting Started with PYNQ
• PYNQ Tutorial
• PYNQ documentation
• Atbalstītā aparatūra

PYNQ projekti

• Projektu piemēri
• RISC-V on PYNQ

PYNK un PMOD

• Par PMOD un PYNQ

HDL pamācības (Verilog, VHDL)

• Verilog Tutorials
  • handout by Peter
 Milder (15 pages).
  • by asic-world (227 pages) PDF 876.25KB
  • by asic-world, online version
  • by NANDLand.com
  • FSM pamācība no asic-world.com

• VHDL Tutorials
  • VHDL Tutorial I (15 pages)
  • VHDL Tutorial II (84 pages) PDF 391.95KB

• Debouncing
  • Verilog code for debouncing buttons on FPGA

RISC-V

• Specifications
• Getting started - Assembly manual
• Green card
• RISC-V Instruction Set Manual from five-embeddev.com
• RISC-V Interpretators online
• RISC-V Online Assembler

Seriālie protokoli

• Asinhroni seriālais ports, RS232 un tml.
  • How RS232 works

• SPI protokols
  • SPI tutorial at Sparkfun

• I2C un 2-wire protokols
  • I2C communication protocol at Circuit basics
  • I2C Tutorial at Sparkfun

• One-wire protokols
  • 1-wire protocol basics at rfwireless-world.com
  • Guide to 1-wire devices at Maxim-IC

• USB
  • Specifikācija - Infineon / Cypress.

IP cores priekš FPGA

• LatticeMicro 32 soft-procesors

Ieteikumi prezentāciju veidošanā

Piezīmes par plakātu un prezentāciju veidošanu

Citi kursi un saites

• Computer architecture education tools at UMass

• 8 Bit Workshop - aparatūras simulators pārlūkā, tai skaitā Verilog.

• Circuitlab.com - vienkāršu shēmu testēšana interneta pārlūkā

• Falstad shēmu simulators

• FPGA 4 fun! - FPGA informācija un projekti iesācējiem un ne tikai.
• Hades demonstration applets

• CPU Shack
• Why hardware development is hard by Dan Luu

• How a CPU is made (video)
• FPGA 101 - Making awesome stuff with FPGAs - FPGA 101 lekcija "30th Chaos Communication Congress (30c3) by the Chaos Computer Club (CCC)" konferencē.

• Intel: The Making of a Chip with 22nm/3D Transistors (video)
• Down to the silicon: how the Z80's registers are implemented

• How much does it cost to have a custom ASIC made?

• MIT Introductory Digital Systems Lab (2008.g. MIT kurss)

• Six Easy Pieces (Non-Synchronous Circuit Tricks)

• ASIC izmaksu kalkulators (Sigenics)

• HotMobile 2017 - Separated by Birth: Hidden Differences Between Seemingly-Identical Smartphone CPU's

Domu graudi

• Why is processing a sorted array faster than an unsorted array? (Branch prediction)

• 2017 ACM A.M. Turing Award recipients John Hennessy and David Patterson delivered the Turing Lecture on June 4 at ISCA 2018

• Spēļu programmēšana 8 bitu arhitektūrā

• Tranzistors - 1953.gada dokumentālā filma

FPGA pielietojumi

• Microsoft Supercharges Bing Search With Programmable Chips
• Tang primer board for RISC V
• FPGA buying guide