The printable version is no longer supported and may have rendering errors. Please update your browser bookmarks and please use the default browser print function instead.
- Uzdevums 1: Xilinx ISE vidē realizēt loģisko shēmu - RS trigeri
- Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform
- Uzdevums 3: Xilinx ISE vidē realizēt loģisko shēmu pēc sekojošas specifikācijas:
| INPUT1
|
INPUT2
|
INPUT3
|
INPUT4
|
OUTPUT1
|
OUTPUT2
|
OUTPUT3
|
| X
|
X
|
X
|
X
|
NOT(INPUT1)
|
INPUT2
|
INPUT3 AND INPUT4
|
- Uzdevums 4: Veikt izveidotās loģiskās shēmas piesaisti Xilinx Spartan 3E platformai pēc sekojošas specifikācijas:
| INPUT1
|
INPUT2
|
INPUT3
|
INPUT4
|
OUTPUT1
|
OUTPUT2
|
OUTPUT3
|
| SW0
|
SW1
|
SW2
|
SW3
|
LED0
|
LED1
|
LED2
|
- Uzdevums 5: Veikt izveidotās loģiskās shēmas lejupielādi uz Xilinx Spartan 3E platformas
- Uzdevums 6: Pārbaudīt lejupielādētās loģiskās shēmas darbības atbilstību sākotnējai specifikācijai
- Šeit iespējams apskatīt izpildīta praktiskā darba paraugu