LU-DIP-B:index

Ievads Digitalajā Projektēšanā

LU FMF DN kurss, bakalaura programma, 2008.g rudens

Kursa apraksts: [LV], [EN]

Pasniedzējs: Leo Seļāvo

Asistenti: Artis Mednis, Ģirts Strazdiņš

Kalendārs

Nedēļas datumi	Kursa saturs
25.08.2008. - 31.08.2008.	Reģistrācijas nedēļa
05.09.2008.	1. Lekcija: Ievadlekcija
05.09.2008.	1. Praktiskie darbi: Projekta izveide Xilinx ISE vidē
12.09.2008.	2. Lekcija: Xilinx Spartan 3E aparatūras iespēju apskats
12.09.2008.	2. Praktiskie darbi: Projekta lejupielāde uz Xilinx Spartan 3E platformas
15.09.2008. - 21.09.2008.	Studijas
22.09.2008. - 28.09.2008.	Studijas
29.09.2008. - 05.10.2008.	Studijas
06.10.2008. - 12.10.2008.	Studijas
13.10.2008. - 19.10.2008.	Studijas
20.10.2008. - 26.10.2008.	Studijas
27.10.2008. - 02.11.2008.	Studijas
03.11.2008. - 09.11.2008.	Studijas
10.11.2008. - 16.11.2008.	Studijas
17.11.2008. - 23.11.2008.	Studijas
24.11.2008. - 30.11.2008.	Studijas
01.12.2008. - 07.12.2008.	Studijas
08.12.2008. - 14.12.2008.	Studijas
15.12.2008. - 21.12.2008.	Studijas
22.12.2008. - 04.01.2009.	Ziemassvētku un Jaungada brīvdienas
05.01.2009. - 11.01.2009.	Individuālās studijas un pārbaudījumi
12.01.2009. - 18.01.2009.
19.01.2009. - 25.01.2009.
26.01.2009. - 01.02.2009.

Mācību materiāli

1. Praktiskie darbi

• Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu pēc sekojošas specifikācijas:

INPUT1	INPUT2	INPUT3	INPUT4	OUTPUT
X	X	0	0	INPUT1 AND INPUT2
X	X	0	1	NOT(INPUT1)
X	X	1	0	INPUT1 OR INPUT2
X	X	1	1	INPUT1 XOR INPUT2

• Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform

2. Praktiskie darbi

• Uzdevums 1: Xilinx ISE vidē realizēt loģisko shēmu - RS trigeri
• Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform
• Uzdevums 3: Xilinx ISE vidē realizēt loģisko shēmu pēc sekojošas specifikācijas:

INPUT1	INPUT2	INPUT3	INPUT4	OUTPUT1	OUTPUT2	OUTPUT3
X	X	X	X	NOT(INPUT1)	INPUT2	INPUT1 AND INPUT2

• Uzdevums 4: Veikt izveidotās loģiskās shēmas piesaisti Xilinx Spartan 3E platformai pēc sekojošas specifikācijas:

INPUT1	INPUT2	INPUT3	INPUT4	OUTPUT1	OUTPUT2	OUTPUT3
SW0	SW1	SW2	SW3	LED0	LED1	LED2

• Uzdevums 5: Veikt izveidotās loģiskās shēmas lejupielādi uz Xilinx Spartan 3E platformas
• Uzdevums 6: Pārbaudīt lejupielādētās loģiskās shēmas darbības atbilstību sākotnējai specifikācijai

Saites

• S3E-Starter Board lietotāja grāmata
• S3E-Starter Board portāls
• Xilinx ISE9 īsā lietotāja grāmata
• Xilinx ISE9 Tutorial portāls

• Xilinx kompānijas (FPGA ražotājs) portāls