LU-DIP-m13

Digitālā projektēšana [M] (DIP)

LU DF maģistru un doktorantu studiju kurss DatZ7034, meklēt eStudijās.

Par kursu

Kursa mērķi ir iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, darba plūsmu, problēmām un risinājumiem. Kursa ietvaros tiek apskatīti digitālu iekārtu un datoru arhitektūras pamata un arī sarežģītākas pakāpes elementi. Kursā studenti izstrādā praktiskos darbus un kursa projektu, kura rezultāts ir digitāla iekarta, piemēram procesors, mini dators, grafikas kontrolieris, kalkulators, paralēlas attēlu apstrādes iekārta un citas iekārtas.

Kursa sākumā jāpiesakās attiecīgajai google-grupai, lai varētu sekot kursa aktualitātēm un piedalīties (neklātienes) diskusijās.

Administratīvā informācija

• Pasniedzējs: Leo Seļāvo (epasts: vards.uzvards @ gmail.com)
• Vēstkopa komunikācijai par kursa aktualitātēm, uzdevumiem, termiņiem un problēmām:
  • Google grupa lu-dip-m@googlegroups.com Lai pieteiktos, sekot http://groups.google.lv/group/lu-dip-m un pieslēgties ar savu google kontu, vai arī sūtīt epastu pasniedzējam.

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.

• Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
• Iesniegto failu vārdam jābūt sekojošā formātā, ar _svītru tukšumu vietā, piemēram: "BST_MD1_Vards_Uzvards.pdf"
• Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
• Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "BST_MD1_Vards_Uzvards.zip".
• Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.

Kalendārs

Datums, nedēļa	Kursa saturs	Uzdevumi un piezīmes
28.02.2013.	Digitālas iekārtas vispārējā arhitektūra un uzbūve. Digitālā projektēšana, ievads, darba plūsma. Map, place, route. Timing back annotation. Digitālo iekārtu pamatelementi, tranzistors, invertors, NAND un NOR elementi no tranzistoriem, to loģiskā uzbūve un īpašības. Loģiskie elementi, minimālā kopa. Pāreja no loģiskajām izteiksmēm un tabulām uz realizāciju ar loģiskajiem elementiem. Kombinētie loģiskie elementi. Dešifrātors, multipleksors, frekvences dalītājs un citi elementi. Atmiņas elementi, RS un D trigeris.	Pasludināts praktiskais darbs PD1.
07.03.2012.	Galīgie automāti un to pielietojumi un realizācija digitālajās iekārtās. Diagrammas, tabulas attēlojums. Realizācija uz loģiskajām izteiksmēm un shēmas elementiem. Pielietojumi.
14.03.2013.
21.03.2013.
28.03.2013.
21.02.2013.
xx.xx.2013.	Eksāmens - projektu demonstrācijas un plakāti.

PD

Praktiskie darbi.

PD1

Izveidot digitālu iekārtu, kas izmanto ievada elementus (slēdžus) un izvada elementus (LED).

• Shēmas ievads
• Kompilācija
• Uzlādēšana uz reālas FPGA iekārtas
• Pārbaude

Iekārtai jāveic sekojošas darbības:

• SW1 slēdzis ieslēdz un izslēdz LED1 spīddiodi.
• SW2 un SW3 slēdži veido ievaddatus XOR elementam, kura rezultats tiek izvadīts uz LED2.
• Spīddiode LED3, kas ieslēdzas un izslēdzas reizi sekundē. SW4 to var apstādināt un iedarbināt.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz Spartan 3E FPGA iekārtas.

MD

Mājas darbi.

Saites

Ieteikumi prezentāciju veidošanā

• http://www.catalysis.nl/links/presentations/presentation.php
• http://www.ellenfinkelstein.com/powerpointtips/powerpoint_tip_how_many_bullets.html
• http://www.presentationzen.com/presentationzen/2007/03/a_few_weeks_ago.html
• http://www.presentationzen.com/

Digital design textbooks @ Digilent Inc.

• Introduction to Digital Design - Verilog Edition PDF 5.81MB
• Introduction to Digital Design - VHDL Edition PDF 6.68MB
• Real Digital - A hands-on approach to digital design
  • Module 1: Introduction to Electronic Circuits PDF 465.54KB
  • Module 2: Introduction to Digilent's Digital Design Circuit Boards PDF 65.94KB
  • Module 3: Circuit Structure with an Introduction to CAD Tools PDF 247.60KB
  • Module 4: Logic Minimization PDF 353.07KB
  • Module 5: Introduction to VHDL PDF 197.37KB
  • Module 6: Combinational Circuit Blocks PDF 244.46KB
  • Module 7: Combinational Arithmetic Circuits PDF 361.00KB
  • Module 8: Signal Propagation Delays PDF 126.77KB
  • Module 9: Basic Memory Circuits PDF 232.41KB
  • Module 10: The Structural Design of Sequential Circuits PDF 245.58KB

Xilinx ISE WebPACK 12.2

• Installer for Linux TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)

• Installer for Windows TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)

• ISE Design Suite 12: Installation, Licensing, and Release Notes PDF 1.44MB

• Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS

• Xilinx JTAG tools on Linux without proprietary kernel modules

• ISE In-Depth Tutorial PDF 5.04MB

• ISE Design Suite: Logic Edition – A Quick Tour WMV 47.50MB

• ISim User Guide PDF 1.96MB

• How to Use the ISE Simulator (ISim) WMV 40.90MB

Xilinx attīstītajrīki

• Xilinx kompānijas (FPGA ražotājs) portāls

• Spartan 3E FPGA Family datasheet

DiLab ir pieejami sekojoši Xilinx (Digilent) attīstītajrīki:

• Spartan-3E
  • Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
  • Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
  • Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB

• Spartan-1600e

• XUP V2P

Video applications using FPGA

• FPGA Pong by Steve Chamberlin
• Pong Game by Jean P. Nicolle

HDL tutorials

• Verilog Tutorial I (10 pages) PDF 69.58KB
• Verilog Tutorial II (227 pages) PDF 876.25KB
• VHDL Tutorial I (15 pages)
• VHDL Tutorial II (84 pages) PDF 391.95KB

IP cores priekš FPGA

• LatticeMicro 32 soft-procesors

Citi kursi un saites

• Hades demonstration applets