Difference between revisions of "DIPm09:PROJ1"
(→Saskarne) |
m |
||
| Line 21: | Line 21: | ||
* Izvada signāli: |
* Izvada signāli: |
||
** DA, DB [31:0] - Nolasītie reģistru A un B dati |
** DA, DB [31:0] - Nolasītie reģistru A un B dati |
||
| ⚫ | |||
| ⚫ | |||
| Line 30: | Line 26: | ||
* [http://jupiter.cs.fmf.lu.lv/~kursi/dip/Apraksts_atminas_modulim_Delta.pdf Apraksts atminas modulim Delta] - PROJ1 atmiņas modulim |
* [http://jupiter.cs.fmf.lu.lv/~kursi/dip/Apraksts_atminas_modulim_Delta.pdf Apraksts atminas modulim Delta] - PROJ1 atmiņas modulim |
||
| ⚫ | |||
| ⚫ | |||
Latest revision as of 14:22, 17 April 2009
DIP: Projekts CPU.
UZMANĪBU! Šī nav galīgā projekta specifikācija.
Contents
Uzdevumi
- Projektēt vientakts procesoru
- Testēt un demonstrēt simulāciju
Specifikācija
- Izmantot iepriekšējos praktiskajos darbos veidotos elementus: ALU, reģistru failu, un tml.
Saskarne
- Ievada signāli:
- Pulkstenis - takts frekvences ievads (50MHz)
- Izvada signāli:
- DA, DB [31:0] - Nolasītie reģistru A un B dati
Resursi
- Apraksts atminas modulim Delta - PROJ1 atmiņas modulim
