Difference between revisions of "LU-DIP-M11:index"

From DiLab
Jump to: navigation, search
(→‎Vērtējums kursā)
 
(27 intermediate revisions by 2 users not shown)
Line 1: Line 1:
{{TocRight}}
{{TocRight}}
=Digitālā projektēšana [M]=
=Digitālā projektēšana [M]=
LU Maģistrantūras kurss.


===SVARĪGI===
Ar šo semestri LU DF '''nebūs iespējams izlikt kursā atzīmi''', ja nebūs aizpildīta kursa vērtējuma aptauja kas pieejama LUIS sistēmā. Tāpēc visiem studentiem lūdzu to savlaicīgi izdarīt.


====Mērķi====

* Iepazīties ar digitālās projektēšanas plūsmu un procesiem
* Praktizēties digitālu ciparu iekārtu izstrādē uz FPGA, sākot ar vienkāršām loģiskām iekārtām līdz pat sarežģītām, piemeram konvejiera procesoram vai grafiskam kontrolierim.

====Komunikācija====
Diskusijām un projekta realizācijai izveidota [http://groups.google.com/group/dip-m11?hl=lv&pli=1 DIP-m11 Google grupa]

====Mājas un citi iesniedzamie darbi====
* Darbi iesniedzami elektroniski, pa epastu pasniedzējam.
* E-pasta Subj. ir sekojošs: "'''DIP MD1 Vards Uzvards'''" - piemērs pirmajam mājasdarbam. Vārds uzvārds rakstāmi latīņu burtiem - bez garumzīmēm un tml. (failu sistēmu saderībai).
* Teksts noformējams PDF faila formātā. Piemēram MD2 fails būtu sekojošs: '''DIP_MD2_Vards_Uzvards.pdf'''
* Iesniedzamie projektu faili arhivējami tgz formātā, sekojoši: '''DIP_MD2_Vards_Uzvards.tgz''' Atspiežot šo failu tam jārada direktorija ar tādu pašu nosaukumu, kur atrodas visi faili. Ņemiet vērā ka izpildāmos failus sūtīt nevar - gmail neņem tos pretī, un vērtēšanai parasti pietiek ar dizaina failiem, piem. programmu tekstiem un Makefile ja tāds ir.

====Vērtējums kursā====
Saskaņā ar kursa aprakstu, kursa galējais vērtējums sastāv no sekojošām komponentēm:
* 10% - dalība lekcijās un diskusijās
* 20% - mājas darbi
* 40% - praktiskie darbi
* 30% - eksāmens: kursa projekts


== Kalendārs ==
== Kalendārs ==

{| border=1 cellspacing=0 cellpadding=4
|-
! Datums, nedēļa
! Kursa saturs / prezentācijas
! Praktiskie darbi un uzdevumi
|-
| 10.02.2011.
| Ievads digitālajā projektēšanā. izstrādes soļi. Dažādi testēšanas un simulēšanas līmeņi. Salīdzinājums ar programmatūras izstrādi.
| Praktiskais darbs PD1.
|-
| 17.02.2011.
| Loģiskie elementi un shēmas. Loģikas izteiksmes un patiesību tabulas. Karno kartes. Loģiskās shēmas ģenerēšana no izteiksmes vai tabulas. Triggeri.
|
|-
| 24.02.2011.
| Citi loģiskie elementi. Multipleksori, dešifratori u.c. Hierarhiska loģisko elementu projektēšana. Reģistra faila piemērs. Loģisko primitīvu uzbūve. lauka tranzistors un CMOS tehnoloģija. NOT, NOR un NAND elementi ar tranzistoriem.
| Uzdots MD1: uzzīmēt divu ieeju XOR implementāciju ar: 1. loģiskiem elementiem; 2. ar loģiskiem elementiem bet nekrustojot vadus; 3. ar lauka tranzistoriem.
|-
| 03.03.2011.
|
Elektronisko čipu izstrāde un izmaksas. Tīrās istabas, derīgo čipu proporcija "yield" un faktori kas to ietekmē. Čipu maskas un to izmaksas. Čipu attēli, "Digital zoo".

HDL - aparatūras apraksta valodas. Ievads Verilog.
|
Uzdots MD2: Projektēt summatoru diviem 4-bitu skaitļiem. Iesniegt risinājumu un novērtējumu ātrdarbībai, kas mērīts aizturēs. Noformēt risinājumu kā pdf failu.

'''Termiņš''' MD1.
|-
| 10.03.2011.
| Atskats MD risinājumos. Bitu saskaitīšana. pus-saskaitītājs un pilnais saskaitītājs (half-adder, full-adder). Saskaitīšanas arhitektūras un paātrināšana. Ripple carry, carry-lookahead, carry-select un tabulas metodes.
|
'''Termiņš''' MD2, iesniegt elektroniski līdz 10:00.
|-
| 17.03.2011.
| Digitāla signāla aizture. Pulkstenis, takts frekvences ģenerators. Digitāli kontrolējami oscilatori (DCO), to kalibrācija un pielietojums mikrokontrolieros. Takts nobīde (clock skew). Pulksteņa sadalījums digitālās ierīcēs, H-koki.
|
'''Termiņš''' PD1-1b, līdz 14:00.
|-
| 24.03.2011.
| Praktiskie darbi
|
'''Termiņš''' MD3. Kursa projekta pieteikums, uz vienas lapas PDF formātā. Ko projektēt, un kāpēc.

'''Termiņš''' PD2, līdz 14:00.
|-
| 31.03.2011.
| Praktiskie darbi
|
'''Termiņš''' PD3, līdz 14:00.
|-
| 07.04.2011.
| Procesora arhitektūra. Reģistru fails, ALU. Instrukciju reģistrs un dekodētājs. IP reģistrs. Nulles reģistrs. Datu plūsma un tās kontrole. Zīmes paplašinātājs. Konveijera izpilde un tās tipiskās fāzes.
|
|-
| 14.04.2011.
| CPU veiktspējas uzlabošana. Superskalāras arhitektūras. Vairāki paralēli izpildāmi ALU un citi moduļi. Mūra likums. Ievads kešatmiņās un lokalitātes princips. Datu un instrukciju kešatmiņas. Spekulatīva izpilde. "Branch prediction". "Value prediction". Trace caches, un value caches.
|
|-
| 18.04.2011. - 25.04.2011.
| ''Lieldienu brīvdienas''
|
|-
| 28.04.2011.
| Darbs pie projekta.
|
|-
| 05.05.2011.
| Stāvokļu diagrammas, galīgie automāti un to realizācija HDL valodās.
|
|-
| 12.05.2011.
| Praktiskā projekta izstrāde.
|
|-
| 19.05.2011.
| Praktiskā projekta izstrāde.
|
|-
| 26.05.2011.
| Projekts: risku vadība, minimālā funkcionalitāte, moduļu saskarnes, moduļu sadarbība.
|
|-
| xx.06.2011.
| Projekta pabeigšana un gatavošanās eksāmenam.
|
|-
| 20.06.2011.
| '''Eksāmens''' - projekta demonstrācija 10:30 R19-312.telpā.
|
|}


== Praktiskie darbi ==
== Praktiskie darbi ==
Line 26: Line 142:


Izstrādāt iekārtu kas izvada uz monitora 8x8 rūtiņu šaha laukumu.
Izstrādāt iekārtu kas izvada uz monitora 8x8 rūtiņu šaha laukumu.




== Saites ==
== Saites ==

* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]

==== Digital design textbooks @ Digilent Inc.====

* [http://www.digilentinc.com/Data/Textbooks/Intro_to_Digital_Design-Digilent-Verilog_Online.pdf Introduction to Digital Design - Verilog Edition] PDF 5.81MB
* [http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf Introduction to Digital Design - VHDL Edition] PDF 6.68MB
* Real Digital - A hands-on approach to digital design
** [http://www.digilentinc.com/classroom/realdigital/M1/RealDigital_Module_1.pdf Module 1: Introduction to Electronic Circuits] PDF 465.54KB
** [http://www.digilentinc.com/classroom/realdigital/M2/RealDigital_Module_2.pdf Module 2: Introduction to Digilent's Digital Design Circuit Boards] PDF 65.94KB
** [http://www.digilentinc.com/classroom/realdigital/M3/RealDigital_Module_3.pdf Module 3: Circuit Structure with an Introduction to CAD Tools] PDF 247.60KB
** [http://www.digilentinc.com/classroom/realdigital/M4/RealDigital_Module_4.pdf Module 4: Logic Minimization] PDF 353.07KB
** [http://www.digilentinc.com/classroom/realdigital/M5/RealDigital_Module_5.pdf Module 5: Introduction to VHDL] PDF 197.37KB
** [http://www.digilentinc.com/classroom/realdigital/M6/RealDigital_Module_6.pdf Module 6: Combinational Circuit Blocks] PDF 244.46KB
** [http://www.digilentinc.com/classroom/realdigital/M7/RealDigital_Module_7.pdf Module 7: Combinational Arithmetic Circuits] PDF 361.00KB
** [http://www.digilentinc.com/classroom/realdigital/M8/RealDigital_Module_8.pdf Module 8: Signal Propagation Delays] PDF 126.77KB
** [http://www.digilentinc.com/classroom/realdigital/M9/RealDigital_Module_9.pdf Module 9: Basic Memory Circuits] PDF 232.41KB
** [http://www.digilentinc.com/classroom/realdigital/M10/RealDigital_Module_10.pdf Module 10: The Structural Design of Sequential Circuits] PDF 245.58KB

==== Xilinx ISE WebPACK 12.2 ====

* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar Installer for Linux] TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)

* [https://secure.xilinx.com/webreg/register.do?group=dlc&htmlfile=&emailFile=&cancellink=&eFrom=&eSubject=&version=12.2&akdm=1&filename=Xilinx_ISE_DS_Win_12.2_M.63c.1.1.tar Installer for Windows] TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)

* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/irn.pdf ISE Design Suite 12: Installation, Licensing, and Release Notes] PDF 1.44MB

* [http://ubuntuforums.org/showthread.php?t=1547435 Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS]

* [http://rmdir.de/~michael/xilinx/ Xilinx JTAG tools on Linux without proprietary kernel modules]

* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/ise_tutorial_ug695.pdf ISE In-Depth Tutorial] PDF 5.04MB

* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=31975327&rKey=B2CB97CBBB0026E3&recordID=31975327&rnd=7154034615&siteurl=xilinx&SP=EC&AT=pb&format=short ISE Design Suite: Logic Edition – A Quick Tour] WMV 47.50MB

* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/plugin_ism.pdf ISim User Guide] PDF 1.96MB

* [https://xilinx.webex.com/ec0605l/eventcenter/recording/recordAction.do;jsessionid=PHcmMMRfyPT41QMhMNm1ryhh2bK1LyX1bM8bnkS9Qp7qgTTCG2S9!1328041475?theAction=poprecord&actname=%2Feventcenter%2Fframe%2Fg.do&apiname=lsr.php&renewticket=0&renewticket=0&actappname=ec0605l&entappname=url0107l&needFilter=false&&isurlact=true&entactname=%2FnbrRecordingURL.do&rID=41800312&rKey=82ac13e94441c96c&recordID=41800312&rnd=5574793851&siteurl=xilinx&SP=EC&AT=pb&format=short How to Use the ISE Simulator (ISim)] WMV 40.90MB

==== Xilinx Spartan-3E ====

* [http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf Xilinx Spartan-3E FPGA Starter Kit Board User Guide] PDF 7.34MB
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_scm.pdf Spartan-3E Libraries Guide for Schematic Designs] PDF 9.19MB
* [http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/spartan3e_hdl.pdf Spartan-3E Libraries Guide for HDL Designs] PDF 3.94MB

==== Video applications using FPGA ====

* [http://www.stevechamberlin.com/cpu/2009/06/21/fpga-pong/ FPGA Pong] by Steve Chamberlin
* [http://www.fpga4fun.com/PongGame.html Pong Game] by Jean P. Nicolle

==== HDL tutorials ====

* [http://www.eecs.harvard.edu/cs141/resources/verilog-tutorial.pdf Verilog Tutorial I (10 pages)] PDF 69.58KB
* [http://www.ece.umd.edu/class/enee359a.S2008/verilog_tutorial.pdf Verilog Tutorial II (227 pages)] PDF 876.25KB
* [http://www.gmvhdl.com/VHDL.html VHDL Tutorial I (15 pages)]
* [http://lslwww.epfl.ch/pages/teaching/cours_lsl/sl_info/vhdl-tutorial.pdf VHDL Tutorial II (84 pages)] PDF 391.95KB

==== Citi kursi un saites ====

* Papildus informācija un resursi iepriekšējo gadu kursu portālos: [[LU-DIP-B10:index | 2010-B]], [[LU-DIP-B09:index | 2009-B]], [[LU-DIP-B:index | 2008-B]]
* Papildus informācija un resursi iepriekšējo gadu kursu portālos: [[LU-DIP-B10:index | 2010-B]], [[LU-DIP-B09:index | 2009-B]], [[LU-DIP-B:index | 2008-B]]
* [http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html Hades demonstration applets]

Latest revision as of 18:34, 20 June 2011

Digitālā projektēšana [M]

LU Maģistrantūras kurss.

SVARĪGI

Ar šo semestri LU DF nebūs iespējams izlikt kursā atzīmi, ja nebūs aizpildīta kursa vērtējuma aptauja kas pieejama LUIS sistēmā. Tāpēc visiem studentiem lūdzu to savlaicīgi izdarīt.


Mērķi

  • Iepazīties ar digitālās projektēšanas plūsmu un procesiem
  • Praktizēties digitālu ciparu iekārtu izstrādē uz FPGA, sākot ar vienkāršām loģiskām iekārtām līdz pat sarežģītām, piemeram konvejiera procesoram vai grafiskam kontrolierim.

Komunikācija

Diskusijām un projekta realizācijai izveidota DIP-m11 Google grupa

Mājas un citi iesniedzamie darbi

  • Darbi iesniedzami elektroniski, pa epastu pasniedzējam.
  • E-pasta Subj. ir sekojošs: "DIP MD1 Vards Uzvards" - piemērs pirmajam mājasdarbam. Vārds uzvārds rakstāmi latīņu burtiem - bez garumzīmēm un tml. (failu sistēmu saderībai).
  • Teksts noformējams PDF faila formātā. Piemēram MD2 fails būtu sekojošs: DIP_MD2_Vards_Uzvards.pdf
  • Iesniedzamie projektu faili arhivējami tgz formātā, sekojoši: DIP_MD2_Vards_Uzvards.tgz Atspiežot šo failu tam jārada direktorija ar tādu pašu nosaukumu, kur atrodas visi faili. Ņemiet vērā ka izpildāmos failus sūtīt nevar - gmail neņem tos pretī, un vērtēšanai parasti pietiek ar dizaina failiem, piem. programmu tekstiem un Makefile ja tāds ir.

Vērtējums kursā

Saskaņā ar kursa aprakstu, kursa galējais vērtējums sastāv no sekojošām komponentēm:

  • 10% - dalība lekcijās un diskusijās
  • 20% - mājas darbi
  • 40% - praktiskie darbi
  • 30% - eksāmens: kursa projekts

Kalendārs

Datums, nedēļa Kursa saturs / prezentācijas Praktiskie darbi un uzdevumi
10.02.2011. Ievads digitālajā projektēšanā. izstrādes soļi. Dažādi testēšanas un simulēšanas līmeņi. Salīdzinājums ar programmatūras izstrādi. Praktiskais darbs PD1.
17.02.2011. Loģiskie elementi un shēmas. Loģikas izteiksmes un patiesību tabulas. Karno kartes. Loģiskās shēmas ģenerēšana no izteiksmes vai tabulas. Triggeri.
24.02.2011. Citi loģiskie elementi. Multipleksori, dešifratori u.c. Hierarhiska loģisko elementu projektēšana. Reģistra faila piemērs. Loģisko primitīvu uzbūve. lauka tranzistors un CMOS tehnoloģija. NOT, NOR un NAND elementi ar tranzistoriem. Uzdots MD1: uzzīmēt divu ieeju XOR implementāciju ar: 1. loģiskiem elementiem; 2. ar loģiskiem elementiem bet nekrustojot vadus; 3. ar lauka tranzistoriem.
03.03.2011.

Elektronisko čipu izstrāde un izmaksas. Tīrās istabas, derīgo čipu proporcija "yield" un faktori kas to ietekmē. Čipu maskas un to izmaksas. Čipu attēli, "Digital zoo".

HDL - aparatūras apraksta valodas. Ievads Verilog.

Uzdots MD2: Projektēt summatoru diviem 4-bitu skaitļiem. Iesniegt risinājumu un novērtējumu ātrdarbībai, kas mērīts aizturēs. Noformēt risinājumu kā pdf failu.

Termiņš MD1.

10.03.2011. Atskats MD risinājumos. Bitu saskaitīšana. pus-saskaitītājs un pilnais saskaitītājs (half-adder, full-adder). Saskaitīšanas arhitektūras un paātrināšana. Ripple carry, carry-lookahead, carry-select un tabulas metodes.

Termiņš MD2, iesniegt elektroniski līdz 10:00.

17.03.2011. Digitāla signāla aizture. Pulkstenis, takts frekvences ģenerators. Digitāli kontrolējami oscilatori (DCO), to kalibrācija un pielietojums mikrokontrolieros. Takts nobīde (clock skew). Pulksteņa sadalījums digitālās ierīcēs, H-koki.

Termiņš PD1-1b, līdz 14:00.

24.03.2011. Praktiskie darbi

Termiņš MD3. Kursa projekta pieteikums, uz vienas lapas PDF formātā. Ko projektēt, un kāpēc.

Termiņš PD2, līdz 14:00.

31.03.2011. Praktiskie darbi

Termiņš PD3, līdz 14:00.

07.04.2011. Procesora arhitektūra. Reģistru fails, ALU. Instrukciju reģistrs un dekodētājs. IP reģistrs. Nulles reģistrs. Datu plūsma un tās kontrole. Zīmes paplašinātājs. Konveijera izpilde un tās tipiskās fāzes.
14.04.2011. CPU veiktspējas uzlabošana. Superskalāras arhitektūras. Vairāki paralēli izpildāmi ALU un citi moduļi. Mūra likums. Ievads kešatmiņās un lokalitātes princips. Datu un instrukciju kešatmiņas. Spekulatīva izpilde. "Branch prediction". "Value prediction". Trace caches, un value caches.
18.04.2011. - 25.04.2011. Lieldienu brīvdienas
28.04.2011. Darbs pie projekta.
05.05.2011. Stāvokļu diagrammas, galīgie automāti un to realizācija HDL valodās.
12.05.2011. Praktiskā projekta izstrāde.
19.05.2011. Praktiskā projekta izstrāde.
26.05.2011. Projekts: risku vadība, minimālā funkcionalitāte, moduļu saskarnes, moduļu sadarbība.
xx.06.2011. Projekta pabeigšana un gatavošanās eksāmenam.
20.06.2011. Eksāmens - projekta demonstrācija 10:30 R19-312.telpā.

Praktiskie darbi

PD1

Izveidot shēmu kas

  • izspīdina divu slēdžu xor funkciju, uz viena LED
  • mirkšķina otru LED aptuveni divas reizes sekundē.
  • ar slēdzi aptur otrā LED mirgošanu.

Nokompilēt shēmu uz Xilinx iekārtu un uzlādēt uz Spartan 3E iekārtas. Demonstrēt rezultātus un pirmkodu projektam.

PD1b

Izpildīt PD1 ar Verilog valodas palīdzību shēmas vietā.

PD2

Izstrādāt iekārtu kas izspīdina pievienotas klaviatūras SCAN koda pēdējo baitu uz 8 LED-iem.

PD3

Izstrādāt iekārtu kas izvada uz monitora 8x8 rūtiņu šaha laukumu.


Saites

Digital design textbooks @ Digilent Inc.

Xilinx ISE WebPACK 12.2

Xilinx Spartan-3E

Video applications using FPGA

HDL tutorials

Citi kursi un saites

Retrieved from "http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-M11:index&oldid=2573"