Difference between revisions of "LU-DIP-B:index"

From DiLab
Jump to: navigation, search
m (→‎4. Mājas darbs)
 
(24 intermediate revisions by 2 users not shown)
Line 25: Line 25:
|-
|-
| 05.09.2008.
| 05.09.2008.
| [[#1. Praktiskie darbi | 1. Praktiskie darbi: Projekta izveide Xilinx ISE vidē.]]
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:PD 1. Praktiskie darbi: Projekta izveide Xilinx ISE vidē.]
|-
|-
| 12.09.2008.
| 12.09.2008.
| [http://faili.apollo.lv/download/medart/original/546309.pdf 2. Lekcija: Xilinx Spartan 3E aparatūras iespēju apskats]
| [http://jupiter.cs.fmf.lu.lv/~kursi/dip/L02-XilinxSpartan3E-2008-09-12.pdf 2. Lekcija: Xilinx Spartan 3E aparatūras iespēju apskats]
|-
|-
| 12.09.2008.
| 12.09.2008.
| [[#2. Praktiskie darbi | 2. Praktiskie darbi: Projekta lejupielāde uz Xilinx Spartan 3E platformas.]]
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:PD 2. Praktiskie darbi: Projekta lejupielāde uz Xilinx Spartan 3E platformas.]
|-
|-
| 19.09.2008.
| 19.09.2008.
| 3. Lekcija: Pulkstenis. ''Setup time, Hold time, Clock skew.''
| 3. Lekcija
|-
|-
| 19.09.2008.
| 19.09.2008.
| [[#3. Praktiskie darbi | 3. Praktiskie darbi: Pulkstenis. Frekvences dalīšana, izmantojot trigeri.]]
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:PD 3. Praktiskie darbi: Pulkstenis. Frekvences dalīšana, izmantojot trigeri.]
|-
|-
| 22.09.2008. - 28.09.2008.
| 26.09.2008.
| 4. Lekcija: Procesors, atmiņa, ''Data path.'' ALU.
| Studijas
|-
|-
| 29.09.2008. - 05.10.2008.
| 26.09.2008.
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:PD 4. Praktiskie darbi - 1. daļa: Vienkārša ALU projektēšana.]
| Studijas
|-
|-
| 06.10.2008. - 12.10.2008.
| 03.10.2008.
| 5. Lekcija: Aiztures loģiskajās shēmās. ''Reset, Chip Enable, Output Enable.''
| Studijas
|-
|-
| 13.10.2008. - 19.10.2008.
| 03.10.2008.
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:PD 4. Praktiskie darbi - 2. daļa: Vienkārša ALU implementācija uz Xilinx Spartan 3E platformas.]
| Studijas
|-
|-
| 20.10.2008. - 26.10.2008.
| 10.10.2008.
| 6. Lekcija: Procesors un to veidojošās komponentes (1. daļa).
| Studijas
|-
|-
| 27.10.2008. - 02.11.2008.
| 10.10.2008.
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:KP1 Kursa projekts #1 - 1.posms: Aritmētiski loģiskais bloks, summators, reģistru fails, multipleksors.]
| Studijas
|-
|-
| 03.11.2008. - 09.11.2008.
| 17.10.2008.
| 7. Lekcija: Procesors un to veidojošās komponentes (2. daļa).
| Studijas
|-
|-
| 10.11.2008. - 16.11.2008.
| 17.10.2008.
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:KP1 Kursa projekts #1 - 2.posms: Instrukciju atmiņa, PC reģistrs, zīmes paplašināšana, nobīde pa kreisi.]
| Studijas
|-
|-
| 17.11.2008. - 23.11.2008.
| 24.10.2008.
| Konsultācijas
| Studijas
|-
|-
| 24.11.2008. - 30.11.2008.
| 31.10.2008.
| [http://jupiter.cs.fmf.lu.lv/~elo/lu/add-m/notes/dlx.pdf 8. Lekcija: DLX procesors un instrukcijas]
| Studijas
|-
|-
| 01.12.2008. - 07.12.2008.
| 31.10.2008.
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:KP1 Kursa projekts #1 - 3.posms: Datu atmiņa, aritmētiski loģiskās iekārtas kontrole, kontrole, nobīde pa kreisi.]
| Studijas
|-
|-
| 08.12.2008. - 14.12.2008.
| 07.11.2008.
| Semestra vidus kontroldarbs
| Studijas
|-
|-
| 15.12.2008. - 21.12.2008.
| 07.11.2008.
| Praktiskie darbi pie kursa projekta
| Studijas
|-
|-
| 22.12.2008. - 04.01.2009.
| 14.11.2008.
| 9. Lekcija: Kontrole, galīgie automāti, stāvokļu pārejas diagramma.
| Ziemassvētku un Jaungada brīvdienas
|-
|-
| 05.01.2009. - 11.01.2009.
| 14.11.2008.
| Semestra vidus kontroldarba rezultātu analīze / Praktiskie darbi pie kursa projekta
| Individuālās studijas un pārbaudījumi
|-
|-
| 21.11.2008.
| 12.01.2009. - 18.01.2009.
| 10. Lekcija: Atmiņas fiziskās realizācijas varianti. Optimizācija.
|-
|-
| 21.11.2008.
| 19.01.2009. - 25.01.2009.
| Praktiskie darbi pie kursa projekta
|-
|-
| 26.01.2009. - 01.02.2009.
| 28.11.2008.
| [http://jupiter.cs.fmf.lu.lv/~kursi/dip/L11-FPGA-2008-11-28.pdf 11. Lekcija: FPGA (1. daļa).]
|}

== Administratīvie jautājumi ==

=== Mājas darbu noformēšana un iesniegšana ===
* Mājas darbi, ja vien nav norādīts savādāk, tiek iesniegti PDF failu veidā (1 mājas darbs = 1 PDF fails)
* PDF failu nosaukumi veidojami pēc sekojošas struktūras:
** DIP_MD[mājasdarba numurs]_[autora vārds]_[autora uzvārds]_[autora studenta apliecības numurs].PDF
* PDF failu nosaukumi nesatur specifiskās LV rakstzīmes
* Mājas darbi tiek iesniegti, nosūtot uz sekojošām (abām!) e-pasta adresēm:
** medart pie e-apollo punkts lv
** leo punkts selavo pie gmail punkts com
* E-pasta lauka SUBJ saturs identisks PDF faila nosaukumam
* Mājas darba iesniegšana pēc norādītā termiņa var negatīvi ietekmēt mājas darba vērtējumu

== Mācību materiāli ==

=== 1. Praktiskie darbi ===
* Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
|-
| 28.11.2008.
! INPUT1
| [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:KP1 Kursa projekts #1 - 4.posms: Integrācija, pārbaude, lejupielāde, testēšana.]
! INPUT2
! INPUT3
! INPUT4
! OUTPUT
|-
|-
| 05.12.2008.
| X
| 12. Lekcija: FPGA (2. daļa).
| X
| 0
| 0
| INPUT1 AND INPUT2
|-
|-
| 05.12.2008.
| X
| Praktiskie darbi pie kursa projekta
| X
| 0
| 1
| NOT(INPUT1)
|-
|-
| 12.12.2008.
| X
| 13. Lekcija: Ievads HDL valodās - [http://www.inf.ed.ac.uk/teaching/courses/cd/VerilogTutorial.pdf Verilog] un [http://www.ashenden.com.au/designers-guide/VHDL-quick-start.pdf VHDL].
| X
| 1
| 0
| INPUT1 OR INPUT2
|-
|-
| 12.12.2008.
| X
| Praktiskie darbi pie kursa projekta
| X
| 1
| 1
| INPUT1 XOR INPUT2
|}
* Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform
* [http://faili.apollo.lv/download/medart/original/546786.zip Šeit] iespējams apskatīt izpildīta praktiskā darba paraugu

=== 1. Mājas darbs ===
* Izveidot loģisko tabulu, kas ataino dotās [http://faili.apollo.lv/download/medart/original/546312.gif loģiskās shēmas] darbību
* Iesniegšanas termiņš 12.09.2008 10:30

=== 2. Mājas darbs ===
* Izveidot loģisko tabulu un atbilstošu loģisko shēmu, kas darbojas kā [http://faili.apollo.lv/download/medart/original/546313.gif 7-segmentu indikatora] dekoderis (ieejā 3 biti, nepieciešams atainot skaitļus no 0 līdz 7)
* Iesniegšanas termiņš 12.09.2008 10:30

=== 2. Praktiskie darbi ===
* Uzdevums 1: Xilinx ISE vidē realizēt loģisko shēmu - RS trigeri
* Uzdevums 2: Pārbaudīt izveidoto loģisko shēmu, izmantojot Test Bench Waveform
* Uzdevums 3: Xilinx ISE vidē realizēt loģisko shēmu pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
|-
| 15.12.2008. - 21.12.2008.
! INPUT1
| Studijas
! INPUT2
! INPUT3
! INPUT4
! OUTPUT1
! OUTPUT2
! OUTPUT3
|-
|-
| 22.12.2008. - 04.01.2009.
| X
| Ziemassvētku un Jaungada brīvdienas
| X
| X
| X
| NOT(INPUT1)
| INPUT2
| INPUT1 AND INPUT2
|}
* Uzdevums 4: Veikt izveidotās loģiskās shēmas piesaisti Xilinx Spartan 3E platformai pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
|-
| 09.01.2009.
! INPUT1
| Konsultācijas
! INPUT2
! INPUT3
! INPUT4
! OUTPUT1
! OUTPUT2
! OUTPUT3
|-
|-
| 14.01.2009.
| SW0
| Konsultācijas
| SW1
| SW2
| SW3
| LED0
| LED1
| LED2
|}
* Uzdevums 5: Veikt izveidotās loģiskās shēmas lejupielādi uz Xilinx Spartan 3E platformas
* Uzdevums 6: Pārbaudīt lejupielādētās loģiskās shēmas darbības atbilstību sākotnējai specifikācijai

=== 3. Mājas darbs ===
* Izmantojot [http://faili.apollo.lv/download/medart/original/546315.png tranzistorus], izveidot 4 atsevišķas loģiskās shēmas, kuras nodrošina sekojošu funkcionalitāti:
** AND
** NAND
** OR
** NOR
* Iesniegšanas termiņš 19.09.2008 10:30

=== 3. Praktiskie darbi ===
* Uzdevums 1: Xilinx ISE vidē realizēt loģisko shēmu pēc sekojošas specifikācijas:
{| border=1 cellspacing=0 cellpadding=4
|-
|-
| 16.01.2009.
! SW0
| Konsultācijas
! SW1
! SW2
! LED0
! LED1
! LED2
|-
|-
| 28.01.2009.
| OFF
| Konsultācijas
| OFF
| OFF
| 0.2 Hz
| 0.4 Hz
| 0.7 Hz
|-
|-
| 29.01.2009. 11:00
| ON
| Eksāmens
| ON
| ON
| 1.5 Hz
| 3.0 Hz
| 6.0 Hz
|}
|}
* Uzdevums 2: Veikt izveidotās loģiskās shēmas lejupielādi uz Xilinx Spartan 3E platformas
* Uzdevums 3: Pārbaudīt lejupielādētās loģiskās shēmas darbības atbilstību sākotnējai specifikācijai
* [http://faili.apollo.lv/download/medart/original/546785.zip Šeit] iespējams apskatīt izpildīta praktiskā darba paraugu


=== 4. Mājas darbs ===
== Mācību materiāli ==

* Izveidot loģisko shēmu, kas nodrošina [http://faili.apollo.lv/download/medart/original/546812.png gaismas diodes LED0] mirgošanu ar frekvenci tieši 0.5 Hz (1 sekundi nedeg, 1 sekundi deg, utt.)
=== [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:PD Praktiskie darbi] ===
* Iesniegšanas termiņš 26.09.2008 10:30
=== [http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:MD Mājas darbi] ===
=== Kursa projekti ===

* [[ LU-DIP-B:KP1 | Kursa projekts #1 ]]

* [[ LU-DIP-B:KP2 | Kursa projekts #2 ]] - eksāmens


== Saites ==
== Saites ==
Line 241: Line 145:
* [http://www.digilentinc.com/Products/Detail.cfm?Nav1=Products&Nav2=Programmable&Prod=S3EBOARD ''S3E-Starter Board'' portāls]
* [http://www.digilentinc.com/Products/Detail.cfm?Nav1=Products&Nav2=Programmable&Prod=S3EBOARD ''S3E-Starter Board'' portāls]
* [http://toolbox.xilinx.com/docsan/xilinx92/books/docs/qst/qst.pdf Xilinx ISE9 īsā lietotāja grāmata]
* [http://toolbox.xilinx.com/docsan/xilinx92/books/docs/qst/qst.pdf Xilinx ISE9 īsā lietotāja grāmata]
* [http://toolbox.xilinx.com/docsan/xilinx9/books/docs/s3esc/s3esc.pdf Xilinx ISE9 shēmu elementu bibliotēkas grāmata]
* [http://www.xilinx.com/support/techsup/tutorials/tutorials9.htm Xilinx ISE9 Tutorial portāls]
* [http://www.xilinx.com/support/techsup/tutorials/tutorials9.htm Xilinx ISE9 Tutorial portāls]


* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]
* [http://www.xilinx.com Xilinx kompānijas (FPGA ražotājs) portāls]

* [http://owlhouse.csie.nctu.edu.tw/old/CO2004/ch1-4_old.ppt Computer Organization & Design The Hardware/Software Interface, 2nd Edition - lekciju slaidi no National Chiao Tung University]
* [http://owlhouse.csie.nctu.edu.tw/old/CO2004/CO2004_lecture_notes.ppt Computer Organization & Design The Hardware/Software Interface, 3nd Edition - lekciju slaidi no National Chiao Tung University]

Latest revision as of 18:40, 21 January 2009

Ievads Digitalajā Projektēšanā

LU FMF DN kurss, bakalaura programma, 2008.g rudens

Kursa apraksts: [LV], [EN]

Pasniedzējs: asoc.prof. Leo Seļāvo

Asistenti: Artis Mednis, Ģirts Strazdiņš

Kalendārs

Nedēļas datumi Kursa saturs
25.08.2008. - 31.08.2008. Reģistrācijas nedēļa
05.09.2008. 1. Lekcija: Ievadlekcija
05.09.2008. 1. Praktiskie darbi: Projekta izveide Xilinx ISE vidē.
12.09.2008. 2. Lekcija: Xilinx Spartan 3E aparatūras iespēju apskats
12.09.2008. 2. Praktiskie darbi: Projekta lejupielāde uz Xilinx Spartan 3E platformas.
19.09.2008. 3. Lekcija: Pulkstenis. Setup time, Hold time, Clock skew.
19.09.2008. 3. Praktiskie darbi: Pulkstenis. Frekvences dalīšana, izmantojot trigeri.
26.09.2008. 4. Lekcija: Procesors, atmiņa, Data path. ALU.
26.09.2008. 4. Praktiskie darbi - 1. daļa: Vienkārša ALU projektēšana.
03.10.2008. 5. Lekcija: Aiztures loģiskajās shēmās. Reset, Chip Enable, Output Enable.
03.10.2008. 4. Praktiskie darbi - 2. daļa: Vienkārša ALU implementācija uz Xilinx Spartan 3E platformas.
10.10.2008. 6. Lekcija: Procesors un to veidojošās komponentes (1. daļa).
10.10.2008. Kursa projekts #1 - 1.posms: Aritmētiski loģiskais bloks, summators, reģistru fails, multipleksors.
17.10.2008. 7. Lekcija: Procesors un to veidojošās komponentes (2. daļa).
17.10.2008. Kursa projekts #1 - 2.posms: Instrukciju atmiņa, PC reģistrs, zīmes paplašināšana, nobīde pa kreisi.
24.10.2008. Konsultācijas
31.10.2008. 8. Lekcija: DLX procesors un instrukcijas
31.10.2008. Kursa projekts #1 - 3.posms: Datu atmiņa, aritmētiski loģiskās iekārtas kontrole, kontrole, nobīde pa kreisi.
07.11.2008. Semestra vidus kontroldarbs
07.11.2008. Praktiskie darbi pie kursa projekta
14.11.2008. 9. Lekcija: Kontrole, galīgie automāti, stāvokļu pārejas diagramma.
14.11.2008. Semestra vidus kontroldarba rezultātu analīze / Praktiskie darbi pie kursa projekta
21.11.2008. 10. Lekcija: Atmiņas fiziskās realizācijas varianti. Optimizācija.
21.11.2008. Praktiskie darbi pie kursa projekta
28.11.2008. 11. Lekcija: FPGA (1. daļa).
28.11.2008. Kursa projekts #1 - 4.posms: Integrācija, pārbaude, lejupielāde, testēšana.
05.12.2008. 12. Lekcija: FPGA (2. daļa).
05.12.2008. Praktiskie darbi pie kursa projekta
12.12.2008. 13. Lekcija: Ievads HDL valodās - Verilog un VHDL.
12.12.2008. Praktiskie darbi pie kursa projekta
15.12.2008. - 21.12.2008. Studijas
22.12.2008. - 04.01.2009. Ziemassvētku un Jaungada brīvdienas
09.01.2009. Konsultācijas
14.01.2009. Konsultācijas
16.01.2009. Konsultācijas
28.01.2009. Konsultācijas
29.01.2009. 11:00 Eksāmens

Mācību materiāli

Praktiskie darbi

Mājas darbi

Kursa projekti

Saites

Retrieved from "http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-B:index&oldid=407"