Difference between revisions of "LU-DIP-B:index"
(→[http://jupiter.cs.fmf.lu.lv/dilab/index.php/LU-DIP-B:KP1 Kursa projekts #1]) |
(→Kursa projekti) |
||
| Line 130: | Line 130: | ||
=== Kursa projekti === |
=== Kursa projekti === |
||
* [ |
* [[ LU-DIP-B:KP1 | Kursa projekts #1 ]] |
||
* [[ LU-DIP-B:KP2 | Kursa projekts #2 ]] - eksāmens |
* [[ LU-DIP-B:KP2 | Kursa projekts #2 ]] - eksāmens |
||
Revision as of 23:57, 12 December 2008
Contents
Ievads Digitalajā Projektēšanā
LU FMF DN kurss, bakalaura programma, 2008.g rudens
Pasniedzējs: asoc.prof. Leo Seļāvo
Asistenti: Artis Mednis, Ģirts Strazdiņš
Kalendārs
| Nedēļas datumi | Kursa saturs |
|---|---|
| 25.08.2008. - 31.08.2008. | Reģistrācijas nedēļa |
| 05.09.2008. | 1. Lekcija: Ievadlekcija |
| 05.09.2008. | 1. Praktiskie darbi: Projekta izveide Xilinx ISE vidē. |
| 12.09.2008. | 2. Lekcija: Xilinx Spartan 3E aparatūras iespēju apskats |
| 12.09.2008. | 2. Praktiskie darbi: Projekta lejupielāde uz Xilinx Spartan 3E platformas. |
| 19.09.2008. | 3. Lekcija: Pulkstenis. Setup time, Hold time, Clock skew. |
| 19.09.2008. | 3. Praktiskie darbi: Pulkstenis. Frekvences dalīšana, izmantojot trigeri. |
| 26.09.2008. | 4. Lekcija: Procesors, atmiņa, Data path. ALU. |
| 26.09.2008. | 4. Praktiskie darbi - 1. daļa: Vienkārša ALU projektēšana. |
| 03.10.2008. | 5. Lekcija: Aiztures loģiskajās shēmās. Reset, Chip Enable, Output Enable. |
| 03.10.2008. | 4. Praktiskie darbi - 2. daļa: Vienkārša ALU implementācija uz Xilinx Spartan 3E platformas. |
| 10.10.2008. | 6. Lekcija: Procesors un to veidojošās komponentes (1. daļa). |
| 10.10.2008. | Kursa projekts #1 - 1.posms: Aritmētiski loģiskais bloks, summators, reģistru fails, multipleksors. |
| 17.10.2008. | 7. Lekcija: Procesors un to veidojošās komponentes (2. daļa). |
| 17.10.2008. | Kursa projekts #1 - 2.posms: Instrukciju atmiņa, PC reģistrs, zīmes paplašināšana, nobīde pa kreisi. |
| 24.10.2008. | Konsultācijas |
| 31.10.2008. | 8. Lekcija: DLX procesors un instrukcijas |
| 31.10.2008. | Kursa projekts #1 - 3.posms: Datu atmiņa, aritmētiski loģiskās iekārtas kontrole, kontrole, nobīde pa kreisi. |
| 07.11.2008. | Semestra vidus kontroldarbs |
| 07.11.2008. | Praktiskie darbi pie kursa projekta |
| 14.11.2008. | 9. Lekcija: Kontrole, galīgie automāti, stāvokļu pārejas diagramma. |
| 14.11.2008. | Semestra vidus kontroldarba rezultātu analīze / Praktiskie darbi pie kursa projekta |
| 21.11.2008. | 10. Lekcija: Atmiņas fiziskās realizācijas varianti. Optimizācija. |
| 21.11.2008. | Praktiskie darbi pie kursa projekta |
| 28.11.2008. | 11. Lekcija: FPGA (1. daļa). |
| 28.11.2008. | Kursa projekts #1 - 4.posms: Integrācija, pārbaude, lejupielāde, testēšana. |
| 05.12.2008. | 12. Lekcija: FPGA (2. daļa). |
| 05.12.2008. | Praktiskie darbi pie kursa projekta |
| 12.12.2008. | 13. Lekcija: Ievads HDL valodās - Verilog un VHDL. |
| 12.12.2008. | Praktiskie darbi pie kursa projekta |
| 15.12.2008. - 21.12.2008. | Studijas |
| 22.12.2008. - 04.01.2009. | Ziemassvētku un Jaungada brīvdienas |
| 09.01.2009. | Konsultācijas |
| 16.01.2009. | Konsultācijas |
| 23.01.2009. | Eksāmens |
Mācību materiāli
Praktiskie darbi
Mājas darbi
Kursa projekti
- Kursa projekts #2 - eksāmens
