LU-DIP-b

From DiLab
Revision as of 11:20, 5 September 2024 by Leo (talk | contribs) (→‎Kalendārs)
Jump to: navigation, search

Īssaites: Kalendārs | Uzdevumi | Resursi | Šodiena... (ja ir lekcija)


Ievads digitālajā projektēšanā (DIP)

LU DF bakalaura studiju kurss DatZ3074, meklēt eStudijās.

  • Pasniedzējs: Leo Seļāvo

Darbu iesniegšana un vērtēšana

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.

  • Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
  • Iesniegto failu vārdam jābūt sekojošā formātā, ar _svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
  • Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
  • Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
  • Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.


Kalendārs

Datumi Kursa saturs Uzdevumi
05.09.2024
 Ievadlekcija. Digitālās projektēšanas process.

PD: Iepazīšanās ar PYNQ, ANVYL un Spartan 3E platformām.

#Xilinx ISE instalācija - sagatavot darba vidi.

12.09.2024

Digitālo iekārtu izstrādes pamatelementi.

PD: Xilinx ISE programmatūras instalācija (~15GB) un apskats

Uzdots: #MD_LED

Uzdots: #MD_SEK

19.09.2024
 Trigeri. Pulkstenis.

PD: Darbs pie summatora izveides Xilinx ISE platformā

Uzdots: #MD_ADD

Termiņš: #MD_LED

26.09.2024

MUX, DEMUX. ALU. Saskaitītājs un atņēmējs. Ievads CPU un DataPath. slaidi

03.10.2024

Aparatūras apraksta valodas. Verilog.

10.10.2024

Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)

#PV1 praktiskais darbs. Verilog un galīgo stāvokļu automāts (FSM).

Termiņš: #MD_ALU

17.10.2024

Vientakts Procesors. Veiktspējas analīze.

Arhīvs:

Turpinam #PV1 praktisko darbu. Mērķis - simulēt jūsu dizainu ISE ISIM vidē.

Paziņots: #MD_Perf: Divu procesoru salīdzinoša veiktspējas analīze.

24.10.2024
 Atmiņa. Fiziskās realizācijas varianti.

Termiņš: #PV1

Termiņš: #MD_Perf: Divu procesoru salīdzinoša veiktspējas analīze.

31.10.2024

Daudztaktu procesors.

Daudztaktu procesors (nobeigums).

Diskusija par kursa projektu.

Termiņš #PV2: 32x32 bitu reģistru fails

14.11.2024

Vidus semestra kontroldarbs

Pieejams e-Studijās

07.11.2024

Ievads konveijera (pipelined) arhitektūrā.

Designing a Pipelined CPU (lekciju slaidi no UCSD)

21.11.2024

FPGA uzbūve un izstrādes dzīves cikls. Map, place, route.


Termiņš: #MD_ID

28.11.2024

Kopnes, saskarnes, to iedalījums.

Integrālo mikroshēmu kopnes.

Termiņš: #MD_CPU1

05.12.2024


Diskusija par kursa projektiem.

Termiņš: #MD_RAM

12.12.2024

Kursa kopsavilkums.

Termiņš: #MD_ROM

xx.01.2025

xx:xx: Eksāmens

Projektu prezentācijas - kursa noslēgums

#EX - Eksāmena nodevumi aprakstīti šeit

Uzdevumi

Praktiskie darbi (PD)

PY1

PYNQ un PMOD ievads

PY1 - parādīt skaitli 42 uz PMOD 7-segmentu dubulto LED indikatoru

Iesūtīt estudijās Jupyter notebook ar attiecīgās programmas tekstu.

PY2

PYNQ un rotējošais kodētājs

Izmanojot PYNQ un Rotējošā kodētāja PMOD moduli izvadīt us ekrāna skaitli, kas palielina vai samazina vērtību atkarībā no pogas griešanas virziena.

Iesūtīt estudijās Jupyter notebook ar attiecīgās programmas tekstu.

PY3

PYNQ un ultraskaņas distances sensors ar seriālo protokolu

Izmanojot PYNQ un MAXSONAR PMOD moduli izvadīt uz ekrāna skaitli, kas norāda distanci līdz sensoram. Izmantot seriālā protokola iespēju ko nodrošina ultraskaņas sensors.

Iesūtīt estudijās Jupyter notebook ar attiecīgās programmas tekstu.

PS1

Spartan 3E praktiskais darbs. Izveidot shēmu, kompilēt, un testēt uz Spartan 3E aparatūras

  • Slēdzis SW1 ieslēdz LED1
  • SW2 xor SW3 ==> LED3

Rezultātu atrādīt pasniedzējam.

PS2

Spartan 3E praktiskais darbs. Izveidot shēmu, kompilēt, un testēt uz Spartan 3E aparatūras

  • LED7 ieslēdzas un izslēdzas ar frekvenci reizi sekundē.
  • Izmantot iebūvēto 50MHz takts ģeneratoru

Rezultātu atrādīt pasniedzējam.

PV1

Verilog un galīgo stāvokļu automāti (FSM)

Izveidot FSM (diagrammu) luksoforam, kurš maina gaismas no zaļās uz dzelteno un tad sarkano, tad atkal dzelteno, un tad visu atkārto.

  • Ieeja: takts signāls CLK
  • Izeja: trīs krāsu signāli: GREEN, YELLOW, RED
  • Ilgums krāsām: zaļajam 7 taktis, dzeltenajam 1 takts, sarkanajam 7 taktis.
  • Uzdevumi:
    • Uzzīmēt FSM diagrammu ar stāvokļiem un pārejām šādai sistēmai. Iesniegt PDF failā.
    • Uzrakstīt kodu Verilog valodā, iesniegt pirmkoda failu luksofors.v.
    • Rezultātus iesniegt e-Studijās kā PV1

II daļa

PV2

Reģistru fails un simulācija

Izveidot 32x32 reģistru failu procesoram. Veikt simulāciju ar ISim, kas pārbauda tā darbību.

  • Reģistru failā ir 32 biti
  • Katrs reģistrs ir 32 bitus garš
  • Turpmāk aprakstā portu/signālu bitu skaits tiek norādīts aiz tiem iekavās.
  • Ir divi porti A(32) un B(32), kas ļauj vienlaicīgi nolasīt divu reģistru vērtības. Lasāmo reģistru adreses tiek norādītas ar AA(5) un AB(5)
  • Ir viens ports D(32), kas ļauj ierakstīt viena reģistra vērtību CLK uzlecošās frontes notikuma brīdī, ja ir iespējota rakstīšana ar signālu WR. Reģistrs, kurā rakstīt, tiek norādīts ar signālu AD(5).
  • Lasīšanas un rakstīšanas darbībām jāvar notikt paralēli, vienlaicīgi.

Simulācijas daļā demonstrēt, kā informācija tiek rakstīta visos reģistros, kā arī lasīta no tiem. Lai veiktu šo simulāciju, izveidot testa moduli (testbench) atsevišķā Verilog failā.

Iesūtīt e-Studijās:

  • PV2-kods - Verilog pirmkodu reģistru failam un tā testa modulim.
  • PV2-simulacija - PDF failu ar ekrāna šāviņu/iem no ISim, kas demonstrē korektu reģistra faila darbību.

PD - praktiskie darbi ar aparatūru zemā līmenī

Spartan 3E - projekta iestatījumi:

  • Target device: xc3s500e-4fg320

Praktiskie darbi:

Mājas darbi (MD)

MD_LED

Mērķis: apgūt Spartan-3E attīstītājrīku un darba plūsmu veidojot vienkāršas digitālas iekārtas.

Realizēt sekojošu funkcionalitāti ar Spartan-3E rīka palīdzību:

  • Divi slēdzīši tiek izmantoti kā ieejas signāli loģikas funkcijām.
  • Divi LED seko slēdzīšu stāvoklim: ja ieslēgts slēdzis, LED spīd (nozīmē stāvokli "1")
  • Pieci LED attēlo sekojošu funkciju vērtības: AND, OR, NAND, NOR, XOR

Izveidot shēmu Xilinx ICE rīkā, kompilēt to un pārbaudīt tās darbību uz jums izsniegtā "dēļa" - Spartan attīstītājrīka.

Iesniegt:

  • Aprakstu PDF failā, kurā ir īss stāsts par Jūsu risinājumu un shēma un UCF faila fragments (ekrānšāviņi), kā arī saite uz video kas demonstrē risinājumu uz aparatūras.

MD_SEK

Mērķis: apgūt takts ģeneratora funkcionalitāti un frekvences dalīšanas elementus.

Uzdevums:

  • Izveidot shēmu kas ņem Spartan-3E rīka iebūvētā takts ģeneratora signālu un izvada 1Hz signālu uz LED: tā, ka LED ir 1 sekundi ieslēgta un tad 1 sekundi izslēgta, un tā joprojām.
  • Kompilēt risinājumu un pārbaudīt darbībā uz Spartan-3E attīstītājrīka.

Iesniegt:

  • Aprakstu PDF failā, kurā ir īss stāsts par Jūsu risinājumu un shēma un UCF faila fragments (ekrānšāviņi), kā arī saite uz video kas demonstrē risinājumu uz aparatūras.

MD_ADD

Mērķis: apgūt shēmtehnikas ievadu ISE izstrādes vidē

Uzdevumi:

  • Uzstādīt ISE izstrādes vidi. Šis prasīs laiku un vismaz 15GB lai lejuplādētu ISE instalāciju.
  • Izstrādāt shēmtehnikā digitālu ierīci, kas saskaita divus 2-bitu skaitļus A un B, un dod rezultātu 3-bitu skaitli C.
  • Simulēt izstrādāto shēmu ar ISim rīku.

Palīginformāciju meklēt sadaļās #Xilinx ISE instalācija un #Xilinx ISE lietošana.

Iesniegt:

  • Aprakstu PDF failā, kurā ir īss stāsts par risinājumu, tā shēma un/vai HDL pirmkods, kā arī simulācijas laika diagrammas, kas demonstrē, korektu darbību.

MD_ALU

Mērķis: apgūt Verilog aparatūras aprakstīšanas valodu

Uzdevumi:

  • Izstrādāt ALU - aritmētiski loģisko ierīci Verilog valodā.
  • Simulēt izstrādāto shēmu ar ISim rīku.

ALU apraksts:

  • Ieejā:
    • divas 32-bitu maģistrāles A un B
    • OpCode - veicamās operācijas kods (3 biti)
  • Izejā
    • 32-bitu maģistrāle Q, kur jāizvada operācijas rezulāts
    • Karodziņi Z (zero, rezultāts ir nulle) un CR (Carry izvads pēc aritmētiskajām operācijām)

OpCode vērtības nosaka sekojošas darbības, kas jāveic ALU:

  • 0: Q = A
  • 1: Q = not A (negācija)
  • 2: Q = A and B
  • 3: Q = A or B
  • 4: Q = A xor B
  • 5: Q = A + B
  • 6: Q = A - B
  • 7: Q = B

Iesniegt eStudijās:

  • Pirmkodu failā md_alu.v
  • Aprakstu failā apraksts.pdf , kur aprakstīti un parādīti simulācijas rezultāti (laika diagrammas) jūsu izvēlētajiem testa piemēriem.

Palīginformāciju meklēt sadaļā #HDL tutorials.

MD_Perf

Izvēlēties divus līdzīgus procesorus kas tiek izmantoti vai nu galda datoros, vai viedtālruņos, vai mikrokontrolieros un salīdzināt to veiktspēju līdzīgi kā tas tika darīts lekcijā. Pamatot savu analīzi ar attiecīgām atsaucēm uz dokumentāciju, ko esat atradis par šiem procesoriem.

Iesniegt aprakstu PDF formātā estudijās līdz praktisko darbu lekcijas laika beigām.

MD_ID

Mērķis: Izprast kodēšanas formātu RISC-V instrukciju kopai.

Uzdevumi:

  • Izstrādāt ID - "Instruction Decode" moduli RISC-V pamata instrukciju atkodēšanai. Modulis būs lietojams RISC-V procesorā.
  • Simulēt izstrādāto moduli ar ISim rīku, demonstrējot tā korektu darbību.

Vadoties pēc "RISC-V Green Card" Jums jārealizē sekojošas instrukciju grupas:

  • Loads - LB, LH, LW, LBU, LHU
  • Stores - SB, SH, SW
  • Shifts - SLL, SRL, SRA, SLLI, SRLI, SRAI
  • Arithmetic - ADD, ADDI, SUB, LUI, AUIPC
  • Logical - XOR, XORI, OR, ORI, AND, ANDI
  • Compare - SLT, SLTI, SLTU, SLTIU
  • Branches - BEQ, BNE, BLT, BGE, BLTU, BGEU
  • Jump & Link - JAL, JALR

ID moduļa apraksts:

  • Ieejā:
    • Instrukcijas vārds "iw" 32 bitu garumā
  • Izejā:
    • Avota reģistra "rs1" adrese (5 biti)
    • Avota reģistra "rs2" adrese (5 biti)
    • Mērķa reģistra "rd" adrese (5 biti)
    • Konstantes vērtība "imm" (32 biti)
    • Funkcijas kods "funct3" (3 biti)
    • Funkcijas kods "funct7" (7 biti)

Ja kāds no izejas signāliem instrukcijai nav zināms, piemēram, funct7, tad varat izvadīt vērtību pēc izvēles, piemēram 0.

Iesniegt eStudijās:

  • Pirmkodu failā idecode.v
  • Aprakstu failā apraksts.pdf , kur aprakstīti un parādīti simulācijas rezultāti (laika diagrammas) jūsu izvēlētajiem testa piemēriem.

Palīginformācija Palīginformāciju meklēt sadaļā #RISC-V. Īpaši noderīgi varētu būt:

MD_CPU1

Mērķis: Solis tuvāk RISC-V modelim ar shēmā integrētiem galvenajiem elementiem.

Uzdevumi:

  • Izveidot procesora struktūru iekļaujot iepriekš izstrādātos elementus (RF, ALU, ID,...)
  • Pielāgot ALU konkrētām RISC-V instrukcijām (operāciju kodiem jāsakrīt ar instrukciju tipa un funkcijas lauku kodējumu)
  • Simulēt izstrādāto moduli ar ISim rīku, demonstrējot tā korektu darbību.

Iesniegt eStudijās:

  • Visu projektu zip formātā
  • Aprakstu failā apraksts.pdf , kur aprakstīti un parādīti simulācijas rezultāti (laika diagrammas) jūsu izvēlētajiem testa piemēriem.

Palīginformācija Palīginformāciju meklēt sadaļā #RISC-V.

MD_RAM

Mērķis: Izveidot operatīvās atmiņas RAM moduli iekļaušanai procesorā.

Uzdevumi:

  • Izveidot 64 x 4-baitu (viena vārda) RAM atmiņas moduli, kurā iespējams ierakstīt un nolasīt informāciju pēc dotas adreses.
  • Simulēt izstrādāto moduli ar ISim rīku, demonstrējot tā korektu darbību.

Moduļa saskarnes apraksts:

Ieejā:

  • DI[31:0]: Dati uz atmiņu
  • A[6:0]: Adrese
  • WE - "Write enable" - signāls, ka norāda, ka dati jāraksta atmiņā.
  • CLK - takts signāls, pēc kura frontes dati tiks rakstīti atmiņā.

Izejā:

  • DO[31:0]: Dati no atmiņas

Iesniegt eStudijās:

  • Pirmkoda failus vienā zip failā
  • Aprakstu failā apraksts.pdf , kur aprakstīti un parādīti simulācijas rezultāti (laika diagrammas) jūsu izvēlētajiem testa piemēriem.

Palīginformācija Palīginformāciju meklēt ISE rīka atmiņas komponenšu "Memory" aprakstā.

MD_ROM

Mērķis: Izveidot instrukciju atmiņas ROM moduli iekļaušanai procesorā.

Uzdevumi:

  • Izveidot 64 x 4-baitu (viena vārda) ROM atmiņas moduli, kurā iespējams definēt saturu kompilācijas laikā.
  • Simulēt izstrādāto moduli ar ISim rīku, demonstrējot tā korektu darbību.

Moduļa saskarnes apraksts:

Ieejā:

  • A[6:0]: Adrese

Izejā:

  • DO[31:0]: Dati no atmiņas

Atmiņas moduļa saturu jāspēj nodrošināt ar parametru (atribūtu) lai tajā varētu ierakstīt patvaļīgas RISC-V programmas kompilēto kodu.

Iesniegt eStudijās:

  • Pirmkoda failus vienā zip failā
  • Aprakstu failā apraksts.pdf , kur aprakstīti un parādīti simulācijas rezultāti (laika diagrammas) jūsu izvēlētajiem testa piemēriem.

Palīginformācija

Kursa projekts (KP)

PP

Projekta pieteikums: Kursa beigu projekta tēmu studenti izvēlas individuāli un saskaņo ar pasniedzēju.

Estudijās zem nodevuma PP jāiesniedz projekta apraksts (PDF faila formātā), kas atbild uz sekojošiem jautājumiem:

  • Vārds studentam vai arī visiem komandas studentiem, kas piedalās šajā projektā.
  • Projekta apraksts, motivācija.
  • Risinājuma apraksts, īsumā.
  • Projekta komponentes. Studentu atbildības sadalījums pa komponentēm.
  • Nepieciešamie resursi.
  • Izpildes plāns ar starprezultātu datumiem un sasniedzamajiem mērķiem šajos datumos.

EX

Projekta risinājuma iesniegums - eksāmens.

Jāiesniedz:

  • Tehniskais risinājums ar visu pirmkodu un projekta konfigurācijas failiem kā zip fails.
  • Plakāts PDF formātā, kasilustrē projektu, motivāciju, rezultātus un secinājumus.
  • Eseja PDF formātā par projekta izpildi un rezultātiem. Esejā jāiekļauj:
    • Autoru saraksts un katra ieguldījums projektā.
    • Saite uz projekta demonstrācijas video.
    • Projekta apraksts ar attiecīgām diagrammām un attēliem.
    • Simulācijas testu rezultāti, kas apliecina korektu darbību.
    • Esejai komplektā ar plakātu jādod pilnīgs ieskats visos projekta aspektos.


Resursi


Digital design textbooks @ Digilent Inc.

Saites

Xilinx produkti (FPGA čipi)

Xilinx attīstītajrīki

DiLab ir pieejami sekojoši Xilinx (Digilent) attīstītajrīki:


PMOD papildus moduļi

Mums ir pieejami dažādi PMOD perifērijas iekārtu moduļi (pārsvarā 1x6 formātā) par kuriem sīkāk var lasīt Digilentic portālā.

Xilinx ISE instalācija

Xilinx ISE WebPACK (14.7)

Xilinx ISE WebPACK (12.2)

Xilinx ISE lietošana

Vispārīga lietošana

Simulācija ar ISim

Simulācija ar ModelSim

Video applications using FPGA

ANVYL attīstītājrīks

ANVYL ir Xilinx Spartan 6G FPGA bāzēts attīstītājrīks ar dažādām papildus un perifērijas iekārtām.

PYNQ ietvars

PYNQ ir ietvars kas iespējo FPGA aparatūras funkciju izmantošanu ar Python programmēšanas valodu. Atbalstītā aparatūra iekļauj ZYNQ.

PYNQ informācijas avoti:

PYNQ projekti

PYNK un PMOD

HDL pamācības (Verilog, VHDL)

RISC-V

Seriālie protokoli

IP cores priekš FPGA


Ieteikumi prezentāciju veidošanā

Piezīmes par plakātu un prezentāciju veidošanu

Citi kursi un saites

  • 8 Bit Workshop - aparatūras simulators pārlūkā, tai skaitā Verilog.

Domu graudi

FPGA pielietojumi

Retrieved from "http://andromeda.df.lu.lv/wiki/index.php?title=LU-DIP-b&oldid=10805"