LU-DIP-B:KP1

Kursa projekts #1 - vientakts procesora projektēšana

• Kursa projektu studenti veic grupās (1 grupa = 2 studenti).
• Sadalīšanos grupās studenti organizē paši pēc brīvprātības principa.
• Individuāls darbs pie kursa projekta nav paredzēts.
• Kursa projekta izpilde var tikt veikta gan praktisko darbu laikā, izmantojot LU datorresursus, gan citā laikā, izmantojot citus studentiem pieejamos datorresursus.
• Kursa projekts ir sadalīts 4 secīgos posmos.
• Posma laikā veicamo darbu sadalījumu grupas ietvaros studenti organizē paši pēc brīvprātības principa.
• Uzsākt nākošo posmu grupa var tikai tad, kad ir veiksmīgi nokārtojusi ieskaiti par iepriekšējā posmā paveikto.
• Lai nokārtotu ieskaiti, ir jābūt izpildītiem sekojošiem nosacījumiem:
  • līdz kārtējās lekcijas sākumam uz e-pasta adresēm, kas ir minētas sadaļā Mājas darbu noformēšana un iesniegšana, ir iesūtīts saarhivēts ISE projekts;
  • kārtējo praktisko darbu laikā ir atrādīts ISE projekts, kurā ar testpiemēriem tiek prezentēta izveidotā funkcionalitāte;
  • ir jābūt skaidram, kāds ir katra studenta ieguldījums paveiktajā;
  • ir jābūt skaidram, ka katram studentam ir izpratne gan par savu, gan par kolēģa paveikto.

Kursa projekts #1 - 1.posms

ALU n. [Arthritic Logic Unit or (rare) Arithmetic Logic Unit]
A random-number generator supplied as standard with all computer systems.
Stan Kelly-Bootle, The Devil’s DP Dictionary, 1981

• Aritmētiski loģiskais bloks (ALU) - 5.4, B.5, B.6
  • ieejas signāli A(31:0), B(31:0), OPCODE(3:0)
  • izejas signāli RESULT(31:0), ZERO, OVERFLOW, CarryOut
  • operācijas AND(0000), OR(0001), ADD(0010), SUB(0110), SLT(0111), NOR(1100)
• Summators (Adder) - 5.3, B.6
  • ieejas signāli A(31:0), B(31:0)
  • izejas signāli RESULT(31:0), OVERFLOW, CarryOut
• Reģistru fails (Register file) - 5.3, B.8
  • ieejas signāli ReadRegister1(4:0), ReadRegister2(4:0), WriteRegister(4:0), WriteData(31:0), RegWrite
  • izejas signāli ReadData1(31:0), ReadData2(31:0)
• Multipleksors (MUX) - B.3
  • ieejas signāli A(31:0), B(31:0), Select
  • izejas signāli C(31:0)
• Iesūtīšanas termiņš 17.10.2008 10:30
• Atrādīšanas termiņš 17.10.2008 14:10

Kursa projekts #1 - 2.posms

• Instrukciju atmiņa (Instruction memory)
• PC reģistrs (Program counter)
• Zīmes paplašināšana (Sign-extension)
• Nobīde pa kreisi (Shift-left 2 32IN-32OUT)

Kursa projekts #1 - 3.posms

• Datu atmiņa (Data memory)
• Aritmētiski loģiskā bloka kontrole (ALU control)
• Kontrole (Control)
• Nobīde pa kreisi (Shift-left 2 26IN-28OUT)

Kursa projekts #1 - 4.posms

• Integrācija
• Pārbaude
• Lejupielāde uz Xilinx Spartan 3E platformas
• Testēšana ar kontrolpiemēriem