Difference between revisions of "DIPb09:PD7"
(New page: * Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu VHDL valodā pēc [http://www.xilinx.com/products/boards/s3estarter/files/s3esk_rotary_encoder_int...) |
(No difference)
|
Latest revision as of 14:25, 19 November 2009
- Uzdevums 1: Xilinx ISE vidē izveidot jaunu projektu un tajā realizēt loģisko shēmu VHDL valodā pēc sekojošas specifikācijas
- Uzdevums 2: Veikt izveidotā projekta lejupielādi uz Xilinx Spartan 3E platformas
- Uzdevums 3: Papildināt izveidoto projektu ar frekvences dalītāju, kas nodrošina VHDL moduļa left_right_leds izmantošanu kā kursa projekta KP2 sastāvdaļu
