Difference between revisions of "LU-DIP-M:index"
(→Kalendārs) |
(→Saites) |
||
| Line 127: | Line 127: | ||
* [http://www.cis.upenn.edu/~cse372/tutorial/ UPenn kursa portāls] - viņi lieto Virtex-II aparatūru |
* [http://www.cis.upenn.edu/~cse372/tutorial/ UPenn kursa portāls] - viņi lieto Virtex-II aparatūru |
||
* [www.inf.ed.ac.uk/teaching/courses/cd/VerilogTutorial.pdf Verilog parskats] |
|||
== Resursi == |
== Resursi == |
||
Revision as of 11:56, 19 March 2009
Contents
Digitālo iekārtu projektēšana
LU FMF DN kurss, maģistru programma, 2009.g pavasaris
Pasniedzējs: asoc.prof. Leo Seļāvo
Kalendārs
| Nedēļas datumi | Kursa saturs |
|---|---|
| 01.02.2009. - 08.02.2009. | Reģistrācijas nedēļa |
| 10.02.2009 | Ievadlekcija. Digitālo iekārtu projektēšanas plūsma un atšķirība no programmatūras projektēšanas. |
| 12.02.2009 | Loģika, loģikas reprezentācija elektronikā, loģiskie elementi. Paralēlā izpilde. |
| 17.02.2009 | MD1 termiņš. Signāla maiņa laikā. Laika diagrammas. Triggeri, RS un D triggeris. CMOS tehnoloģija. FET tranzistori un loģisko elementu veidošana no tiem. |
| 19.02.2009 | MD2 termiņš. Praktiskie darbi PD1. |
| 24.02.2009 | MD3 termiņš. Caurteces elements un pielietojumi. Multipleksora implementācija. Summatori (half adder, full adder). Ievads procesora arhitektūrā. ALU. |
| 26.02.2009 | Praktiskie darbi. ALU realizācija. |
| 03.03.2009 | MD4 termiņš. Vientakts procesora arhitektūra. |
| 05.03.2009 | Praktiskie darbi. |
| 10.03.2009 | Instrukciju kopa, DLX procesors.
Ievads konveijera principa arhitektūrā. |
| 12.03.2009 | Praktiskie darbi. |
| 17.03.2009 | PD1 termiņš. |
| 19.03.2009 | Praktiskie darbi. ALU projekta izstrāde. |
| 24.03.2009 | PD2 termiņš. Pulkstenis un takts frekvence. Nobīdes laikā. Laika intervālu ierobežojumi (setup time, hold time). H-sadalījums. |
| 26.03.2009 | * |
| 31.03.2009 | PD3 termiņš. |
| 02.04.2009 | * |
| 07.04.2009 | * |
| 09.04.2009 | * |
| 14.04.2009 | * |
| 16.04.2009 | * |
| 21.04.2009 | * |
| 23.04.2009 | * |
| 28.04.2009 | * |
| 30.04.2009 | * |
| *.05.2009 | Projektu beigšana, gatavošanās eksāmenam un eksāmens. |
Praktiskie darbi un projekti (PD, PROJ)
- PROJ1 - CPU
Mājas darbi (MD)
Saites
- S3E-Starter Board lietotāja grāmata
- S3E-Starter Board portāls
- Xilinx ISE9 īsā lietotāja grāmata
- Xilinx ISE9 shēmu elementu bibliotēkas grāmata
- Xilinx ISE9 Tutorial portāls
- Computer Organization & Design The Hardware/Software Interface, 2nd Edition - lekciju slaidi no National Chiao Tung University
- Computer Organization & Design The Hardware/Software Interface, 3nd Edition - lekciju slaidi no National Chiao Tung University
- UPenn kursa portāls - viņi lieto Virtex-II aparatūru
- [www.inf.ed.ac.uk/teaching/courses/cd/VerilogTutorial.pdf Verilog parskats]
Resursi
- Izstrādes rīki kursa projektu veikšanai (nepieciešama autorizācija)
Citi kursi (ko lasa Leo Seļāvo) LU DN
