LU-DIP-b11

From DiLab
Jump to: navigation, search

Ievads digitālajā projektēšanā (DIP)

LU DF bakalaura studiju kurss DatZ3074, meklēt eStudijās.


  • Pasniedzējs: Leo Seļāvo / Rinalds Ruskuls
  • Vēstkopa: lu-dip-b@googlegroups.com . Lai pievienotos ziņu kopai, lūdzu sūtīt e-pastu pasniedzējam.


Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski.

  • Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
  • e-pasta Subj. jānorāda sekojošā formā "DIP MD1 Vards Uzvards" - piemērs MD1 iesniegumam.
  • Iesniegto failu vārdam arī jābūt līdzīga formātā, bet ar svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
  • Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
  • Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
  • Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par:
    • 50% pirmo septiņu dienu laikā pēc termiņa, un
    • 50% plus 10% par katru nokavēto dienu septiņas vai vairāk dienas pēc termiņa.


Kalendārs

Nedēļas datumi Kursa saturs
29.08.2011

- 04.09.2011

Reģistrācijas nedēļa
09.09.2011 Ievadlekcija. Digitālās projektēšanas process.

Praktiskais darbs PD1.

Mājas darbs MD1

16.09.2011 Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.

Praktiskais darbs PD2.

Mājas darbs MD2

23.09.2011 Trigeri. Pulkstenis.

Praktiskais darbs PD3.

Mājas darbs MD3

30.09.2011 CPU. DataPath. ALU.

Praktiskais darbs PD4.

Mājas darbs MD4

07.10.2011 CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.

Praktiskais darbs PD5.

Kursa projekts KP1

14.10.2011 CPU. DataPath (turpinājums). Zarošanās. Kontrole.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

21.10.2011 CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

28.10.2011 DLX procesors un instrukcijas.

Kursa projekts KP2

04.11.2011 Vidus semestra kontroldarbs

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

11.11.2011 Aparatūras apraksta valodas. Verilog.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

13.11.2011 Aparatūras apraksta valodas. VHDL.

Kursa projekts KP3

25.11.2011 Atmiņa. Fiziskās realizācijas varianti.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

02.12.2011 Daudztaktu procesors.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

Multicycle CPU PDF 455.60KB (lekciju slaidi no Case Western Reserve University)

09.12.2011 Daudztaktu procesors (nobeigums).

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

Designing a Pipelined CPU PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)

16.12.2011 FPGA.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

How Does FPGA Work PDF 1.06MB (lekciju slaidi no Lund University)

24.12.2011

- 01.01.2012

Ziemassvētku un Jaungada brīvdienas
06.01.2012,

13.01.2012

Konsultācijas
20.01.2011 10:30: Gala eksāmena kontroldarbs
20.01.2011 12:30: Projektu prezentācijas - kursa noslēgums

Praktiskie darbi (PD)

Mājas darbi (MD)

Kursa projekti (KP)

Literatūra

Saites

Digital design textbooks @ Digilent Inc.

Xilinx ISE WebPACK 12.2

Xilinx Spartan-3E

Video applications using FPGA

HDL tutorials

Atsauksmes par kursu


Dažādi