LU-DIP-b12

From DiLab
Jump to: navigation, search

Ievads digitālajā projektēšanā (DIP)

LU DF bakalaura studiju kurss DatZ3074, meklēt eStudijās.


Darbu iesniegšana un vērtēšana

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski.

  • Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
  • e-pasta Subj. jānorāda sekojošā formā "DIP MD1 Vards Uzvards" - piemērs MD1 iesniegumam.
  • Iesniegto failu vārdam arī jābūt līdzīga formātā, bet ar svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
  • Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
  • Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
  • Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.


Kalendārs

Nedēļas datumi Kursa saturs
27.08.2012

- 02.09.2012

Reģistrācijas nedēļa
07.09.2012 Ievadlekcija. Digitālās projektēšanas process.

Praktiskais darbs PD1.

Mājas darbs MD1

14.09.2012 Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.

Praktiskais darbs PD2.

Mājas darbs MD2

21.09.2012 Trigeri. Pulkstenis.

Praktiskais darbs PD3.

Mājas darbs MD3

28.09.2012 CPU. DataPath. ALU.

Praktiskais darbs PD4.

Mājas darbs MD4

05.10.2012 CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.

Praktiskais darbs PD5.

Kursa projekts KP1

12.10.2012 CPU. DataPath (turpinājums). Zarošanās. Kontrole.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

19.10.2012 CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

26.10.2012 DLX procesors un instrukcijas.

Kursa projekts KP2

02.11.2012 Vidus semestra kontroldarbs

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

09.11.2012 Aparatūras apraksta valodas. Verilog.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

16.11.2012 Aparatūras apraksta valodas. VHDL.

Kursa projekts KP3

23.11.2012 Atmiņa. Fiziskās realizācijas varianti.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

30.11.2012 Daudztaktu procesors.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

Multicycle CPU PDF 455.60KB (lekciju slaidi no Case Western Reserve University)

07.12.2012 Daudztaktu procesors (nobeigums).

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

Designing a Pipelined CPU PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)

14.12.2012 FPGA.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.

How Does FPGA Work PDF 1.06MB (lekciju slaidi no Lund University)

xx.12.2012

- 01.01.2013

Ziemassvētku un Jaungada brīvdienas
xx.01.2013,

xx.01.2013

Konsultācijas
xx.01.2013 xx:xx: Gala eksāmena kontroldarbs
xx.01.2013 xx:xx: Projektu prezentācijas - kursa noslēgums

Praktiskie darbi (PD)

Mājas darbi (MD)

Kursa projekti (KP)

Literatūra

Saites

Digital design textbooks @ Digilent Inc.

Xilinx ISE WebPACK 12.2

Xilinx Spartan-3E

Video applications using FPGA

HDL tutorials

Atsauksmes par kursu


Dažādi